UNIO EDUCACIONAL DE CASCAVEL - UNIVEL FACULDADE DE CINCIAS SOCIAIS APLICADAS DE CASCAVEL CASCAVEL PARAN

INTRODUO A TECNOLOGIA COMPUTACIONAL.

Cascavel 2012

Memory Management Unit MMU (do ingls Memory Management Unit) um dispositivo de hardware que transforma endereos virtuais em endereos fsicos. Na MMU, o valor no registo de re-alocao adicionado a todo o endereo lgico gerado por um processo do utilizador na altura de ser enviado para a memria. O programa do utilizador manipula endereos lgicos; ele nunca v endereos fsicos reais. Normalmente o sistema atual de MMU divide o espao de endereamento virtual (endereos utilizados pelo processador) em pginas, cujo o tamanho de 2n, tipicamente poucos kilobytes. A MMU normalmente traduz nmero de pginas virtuais para nmero de pginas fsicas utilizando uma cache associada chamada Translation Lookaside Buffer (TLB). Quando o TLB falha uma traduo, um mecanismos mais lento envolvendo um hardware especfico de dados estruturados ou um software auxiliar usado. AS/400 (MAINFRAME IBM) O armazenamento de nvel nico a verso AS/400 de uma memria virtual. A memria virtual fornece uma viso lgica de memria que no corresponde necessariamente estrutura fsica da memria. O espao de endereamento inteiro em um AS/400 dividido logicamente em segmentos. O System/38 e o AS/400 original tinham dois tamanhos de segmento: 64 kilobytes e 16 megabytes. O segmento de 16 megabytes consistia de 256 dos segmentos de 64 kilobytes e s vezes era chamado de grupo de segmento. Com a mudana para um endereo de 64 bits, o menor tamanho foi removido e somente um segmento de 16 megabytes de tamanho usado. Os segmentos so no-sobrepostos e sempre comeam em um limite de segmento. Isso significa que o endereo do primeiro byte em cada segmento de 16 megabytes tem os 24 bits de mais baixa ordem (mais direita) configurados todos para zero. Cada segmento de 16 megabytes identificado singularmente pelos 40 bits de mais alta ordem do endereo de 64 bits. O espao de endereamento do AS/400 mapeado sobre a memria fsica principal e sobre os discos pelo componente de grupo de armazenamento do SLIC. Esse mapeamento lgico-para-fsico usa blocos de memria que tm cada um 4 kilobytes de tamanho, chamados de pginas. Um segmento composto de mltiplas pginas que no so necessariamente contguas na memria fsica. O tamanho de endereo do AS/400 muito maior que o necessrio para cobrir o total do armazenamento em disco. A razo por trs desse grande endereo uma outra caracterstica do armazenamento de nvel nico que chamamos de persistncia. Com o emprego de um endereo suficientemente grande e sem reusar o espao de endereo para objetos permanentes, o AS/400 elimina a necessidade da coleta de lixo.

Intel, arquiteturas 64 e IA32 PANORAMA paginao (memria virtual) Quando estiver operando em modo protegido, arquitetura IA-32 permite espao de endereo linear a ser mapeado directamente para uma memria de grande fsica (por exemplo, 4 GBytes de RAM) ou indiretamente (com paginao) em uma pequena memria fsica e armazenamento em disco. Este ltimo mtodo de mapeamento do espao de endereo linear referido como memria virtual ou paginada por demanda de memria virtual. Quando a paginao usada, o processador divide o espao de endereo linear em tamanho fixo pginas (de 4 Kbytes, 2 Mbytes, ou 4 Mbytes de comprimento). Quando um programa (ou tarefa) faz referncia a uma lgica endereo na memria, o processador traduz o endereo em um endereo linear e ento usa seu mecanismo de paginao para traduzir o endereo linear em um correspondente endereo fsico. Se a pgina que contm o endereo linear no est neste momento na memria fsica, o processador gera uma exceo de falta de pgina (# PF). O manipulador de exceo para o falta de pgina exceo normalmente direciona o sistema operacional ou executivo para carregar o Pgina de armazenamento em disco para a memria fsica (talvez a escrever uma pgina diferente memria fsica para o disco no processo). Quando a pgina foi carregada em phys-memria iCal, um retorno do manipulador de exceo faz com que a instruo que ge-ated a exceo de ser reiniciado. A informao de que o processador usa para mapear endereos lineares no espao de endereo fsico e para gerar falta de pgina excep- es (quando necessrio) est contido em diretrios de pginas e tabelas de pginas armazenadas em memria. Paginao diferente de segmentao atravs da utilizao de pginas de tamanho fixo. ao contrrio segmentos, que geralmente so do mesmo tamanho que as estruturas de cdigo ou de dados que possuem, pginas tm um tamanho fixo. Se a segmentao a nica forma de traduo de endereos utilizados, uma estrutura de dados presentes na memria fsica ter todas as suas partes na memria. Se paginao usado, uma estrutura de dados pode ser, em parte, na memria e parcialmente em armazenamento em disco. Para minimizar o nmero de ciclos de barramento necessrios para a traduo de endereos, o mais entradas recentemente acessados pgina do diretrio de pgina e tabela so armazenados em cache no processador em dispositivos chamados buffers de traduo Lookaside (TLBs). Os TLBs satisfazer a maioria dos pedidos para a leitura do diretrio da pgina atual e as tabelas de pgina sem a necessidade de um ciclo de barramento.

CISC. O que ? CISC (Complex Instruction Set Computer) uma linha de arquitetura de processadores capaz de executar centenas de instrues complexas diferentes. Processadores baseados na arquitetura CISC contm uma microprogramao, ou seja, um conjunto de cdigos de instrues que so gravadas no processador, permitindo que o mesmo receba as instrues do programa e as execute. Esta arquitetura tem como caracterstica um grande conjunto de instrues (em sua maior parte em um elevado grau de complexidade). Funcionamento. Construdo no interior da memria somente de leitura de um microprocessador CISC est um vasto conjunto de comandos contendo diversos subcomandos, que precisam ser realizados para completar uma operao, como a multiplicao de dois nmeros ou a movimentao de uma linha do texto para outra posio na memria. Sempre que o sistema operacional ou o software aplicativo pede ao processador para realizar uma tarefa, o programa envia ao processador o nome do comando junto com qualquer outra informao necessria, como as localizaes na RAM dos nmeros a serem multiplicados.

RISC O Que ? RISC - Reduced Instruction Set Computer - um conjunto de instrues menor e mais simples, implicando num processador mais simples, com ciclo de processamento rpido. Funcionamento: Tornam as mquinas mais simples e mais velozes com poucas instrues, simples e com formato nico tendo modos simples de endereamento e fazendo uma implementao mais eficiente. Para definir o conjunto de instrues de um computador RISC, os projetistas usam a seguinte regra de ouro: Analisar aplicaes para identificar operaes-chave. Projetar o processador que seja eficiente para essas operaes. Projetar instrues que realizam as operaes-chave. Acrescentar mais instrues necessrias, cuidando para no afetar a velocidade da mquina. O processador RISC no tem um microprograma. Uma maneira de aproveitar esse espao colocar mais registradores. comum ter mais de 500 registradores numa CPU do tipo RISC. Parte desses registradores adicionais

pode ser usada para acelerar as chamadas de procedimentos. Outro uso dos registradores para agilizar a mudana de contexto em interrupes.

Diferenas existentes entre as arquiteturas CISC e RISC. RISC CISC Instrues simples levando um ciclo Instrues complexas levando mltiplos ciclos Apenas LOAD/STORE referenciam a Qualquer instruo pode referenciar a memria memria Altamente pipelined Instrues executadas pelo hardware No tem pipeline ou tem pouco Instrues interpretadas pelo microprograma Instrues com vrios formatos Muitas instrues e modos de endereamento A complexidade est no microprograma Conjunto nico de registradores

Instrues com formato fixo Poucas instrues e modos

A complexidade est no compilador Mltiplos conjuntos de registradores

Bibliografia. http://pt.shvoong.com/internet-and-technologies/computers/2165707-unidadegerenciamento-mem%C3%B3ria/#ixzz1ugipBAY0 http://www.dcce.ibilce.unesp.br/~norian/cursos/aoc/1s05/CISCxRISC.pdf