Disear un sistema de alarma a partir de la informacin suministrada por un sistema de deteccin de temperatura que proporciona cuatro niveles (temperatura

muy baja, baja, alta y muy alta) codificados en binario (00, 01, 10, 11). La seal de alarma debe activarse cuando se detecta el nivel de temperatura muy alta (entradas 11), o si se detecta el nivel de temperatura alta (entradas 10) durante dos ciclos seguidos de reloj y debe desaparecer cuando se detecta el nivel de temperatura muy baja (entradas 00), o si se detecta el nivel de temperatura baja (entradas 01) durante dos ciclos de reloj consecutivos. El circuito debe ser diseado siguiendo el esquema de un autmata de Moore. Solucin: 1) Diagrama de estados. Este es el diagrama de estados que yo obtendra. El significado de los estados es el siguiente: Estado S0: Estado inicial no hay alarma. Se sale de este estado por que la temperatura sea muy alta (va al S2) o porque la temperatura sea alta (va al S1). Estado S1: No hay alarma, pero se ha producido la seal de temperatura alta. Si se vuelve a repetir en el siguiente ciclo o se produce la de temperatura muy alta pasamos al S2. En cualquier otro caso vuelve al S0 Estado S2: Se activa la alarma. Se sale de este estado por que la temperatura sea muy baja (va al S0) o porque la temperatura sea baja (va al S3). En cualquier otro caso se queda donde est. Estado S3: La alarma sigue activa pero se puede desactivar. Si se vuelve a repetir la entrada de temperatura baja en el siguiente ciclo o se produce la de temperatura muy baja pasamos al S0. En cualquier otro caso volvemos al S2. 2) Tabla de estados siguientes y salida

Estado Actual XY = 00 S0 S1 S2 S3 S0 S0 S0 S0

Estado Siguiente XY = 01 S0 S0 S3 S0 XY = 10 S1 S2 S2 S2 XY = 11 S2 S2 S2 S2

Salida 0 0 1 1

3) Minimizacin de estados Empleamos la tabla de implicaciones que se rellena inicialmente como aparece en la tabla siguiente. Despus de comprobar los posibles estados siguientes se ve que no hay estados equivalentes, por lo que los estados definitivos son los inicialmente definidos

S1 S1 - S 2 S2 S3 X X S0 X X S0 - S 3 S1 S2

4) Codificacin de estados Seguimos el mtodo de mnimo cambio de bits. Una posible codificacin que minimiza este valor es la que aparece en la siguiente tabla. Estado Cdigo S0 S1 S2 S3 00 01 10 11

5) Tabla de estados siguientes y salida codificada

Estado Actual XY = 00 Q1 S0 S1 S2 S3 0 0 1 1 Q0 0 1 0 1 Q'1 0 0 0 0 Q'0 0 0 0 0 Q'1 0 0 1 0

Estado Siguiente XY = 01 Q'0 0 0 1 0 XY = 10 Q'1 0 1 1 1 Q'0 1 0 0 0 XY = 11 Q'1 1 1 1 1 Q'0 0 0 0 0

Salida

0 0 1 1

6) Eleccin de los elementos de memoria y tabla de excitacin de los mismos Escogemos flip-flops D. Puesto que tenemos cuatro estados necesitamos dos elementos de memoria (D1 y D0), es decir, dos variables de estado. Estado Actual XY = 00 Q1 S0 S1 S2 S3 0 0 1 1 Q0 0 1 0 1 D1 0 0 0 0 D0 0 0 0 0 D1 0 0 1 0 Estado Siguiente XY = 01 D0 0 0 1 0 XY = 10 D1 0 1 1 1 D0 1 0 0 0 XY = 11 D1 1 1 1 1 D0 0 0 0 0 0 0 1 1 Salida

7) Ecuaciones de excitacin de los biestables simplificadas Los siguientes mapas de Karnaugh nos permiten obtener las ecuaciones de excitacin. Tendremos un total de tres ecuaciones. Dos para las entradas de los dos biestables y una para la salida.

D1= XY Q 0 X Q1 X Q1 Q0 Y

D 0 =Q1 Q 0 X Y Q1 Q0 X Y

Z=Q1

8) Circuito Circuito general en el que la seal de Clr es la seal de inicializacin del circuito.

Circuito combinacional tanto para la salida como para la entrada de los biestables. El circuito se ha implementado con puertas NAND. La salida Z coincide con la variable de estado Q1.

9) Verificacin Simulacin

Figura 1: Cronograma de funcionamiento del circuito. No estn todas las posibles secuencias de transiciones, pero s se reflejan las ms significativas.