DEFINICION: El corazn de una memoria son los Flip-Flops.

Un flip-flop o pestillo es un circuito que tiene dos estados estables y se puede utilizar para almacenar informacin de estado. Los flip-flops son circuitos capaces de permanecer en uno de dos estados estables. Un pulso de entrada selecciona uno de los estados del flip-flop, el cual puede permanecer por tiempo indefinido.

 Los FF pueden tener varias entradas, dependiendo del tipo de

dichas entradas los biestables se dividen en: Asncronos: slo tienen entradas de control. El ms empleado es el biestable RS. Sncronos: adems de las entradas de control posee una entrada de sincronismo o de reloj. Si las entradas de control dependen de la de sincronismo se denominan sncronas y en caso contrario asncronas. Por lo general, las entradas de control asncronas prevalecen sobre las sncronas. La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de bajada). Dentro de los biestables sncronos activados por nivel estn los tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D. Los flip-flops pueden ser simples (transparente u opaco) o velocidad de reloj (sncrono o activado por flancos-), los simples se denominan comnmente pestillos. La palabra pestillo se utiliza principalmente para elementos de almacenamiento, mientras que los dispositivos temporizados se describen como flip-flops.

 Los biestables sncronos activos por flanco (flip-flop) se

crearon para eliminar las deficiencias de los latches (biestables asncronos o sincronizados por nivel).
Dependiendo del tipo de las funciones internas que realice, y

tiene dos salidas:

 Las salidas de los FF slo pueden tener dos estados

(binario) y siempre tienen valores contrarios, como podemos ver en la siguiente tabla:

 Flip-flops

pueden dividirse en dos tipos comunes: el SR ("set-reset"), D ("datos" o "demora"), T ("toggle"), y JK tipos son los ms comunes. El comportamiento de un tipo particular puede ser descrito por lo que se denomina la ecuacin caracterstica, que se deriva el "prximo" (es decir, despus de que el siguiente pulso de reloj) de salida, en trminos de la seal de entrada (s) y/o la corriente de salida .

 Este FF es uno de los ms usados en los circuitos

digitales, y de hecho es parte fundamental de muchos circuitos avanzados como contadores y registros de corrimiento, que ya vienen integrados en un chip. Este FF cuenta con dos entradas de datos J y K, su funcin es en principio la misma que el Registro bsico NAND o NOR, pero con la diferencia que la condicin en las entradas J = 1, K = 1, a diferencia del Registro NAND, que generara una salida errnea o no deseada, en un FF J-K, obliga a las salidas a conmutar su estado al opuesto (Toggle) a cada pulso del reloj. Esto lo convierte en un tipo de FF muy verstil.

 Tabla de verdad de un FF tipo J-K sncrono.

 Observando la tabla de verdad observamos los cambios

que provoca en sus salidas este FF:

Si J y K = 0, no hay cambios en las salidas. Si J = 1, y K = 0, se forzan las salidas a Q = 1, /Q = 0

Si J = 0, y K = 1, se forzan las salidas a Q = 0, /Q = 1

Si J = 1, y K = 1, las salidas conmutan su estado hacia el

siguiente a cada pulso del reloj (Toggle)

 A diferencia de los FF tipo J-K, el FF tipo "D" (Datos,

Data) slo cuenta con una entrada para hacer el cambio de las salidas. A cada pulso del reloj (dependiendo si el FF utiliza una TPP o una TPN) el estado presente en la entrada "D" ser transferido a la salida Q y /Q. Tabla de verdad de un FF tipo "D"

 Una de las aplicaciones de mayor uso para este tipo de FF es al de la

transferencia de datos de forma paralela, conectando varios FF tipo "D" a X nmero de bits, podemos hacer que la informacin de todos los bits pase inmediatamente a la salida de cada FF con slo un pulso de reloj.
El flip-flop tipo D mostrado en la figura es una modificacin del FF SC. La

entrada D va directamente hacia la entrada S y el complemento de D hacia la entrada C. De esta forma tenemos que el estado futuro ser igual al valor de la entrada D.

 Un flip-flop tipo T se obtiene uniendo las dos entradas de

un flip-flop tipo JK. Si T=0 se mantendr el estado, si T=1 el estado futuro ser igual al complemento del estado presente.

 Para todos los flip-flops anteriores la tabla caracterstica

describe el comportamiento del flip-flop mientras el reloj est en 1. Durante el periodo en el que el reloj est en 0, no hay cambios en las salidas. Se denominan flip-flop disparados por nivel.
No es objetivo de este curso el anlisis detallado del

comportamiento interno de los flip-flops. Solo se muestra la circuitera interna como referencia. En lo futuro indicaremos los flip-flops con su diagrama simplificado.

 Este es el flip - flop bsico, su smbolo es el siguiente:

El flip-flop tiene dos entradas R (reset) y S (set), se

encuentran a la izquierda del smbolo. Este flip-flop tiene activas las entradas en el nivel BAJO, lo cual se indica por los circulitos de las entradas R y S. Los flip-flop tienen dos salidas complementarias, que se denominan Q y 1, la salida Q es la salida normal y 1 = 0.

 El flip-flop RS se puede construir a partir de puertas

lgicas. A continuacin mostraremos un flip-flop construido a partir de dos puertas NAND, y al lado veremos su tabla de verdad correspondiente.

Circuito equivalente de un flip-flop SR

 El flip-flop RS es un dispositivo asncrono. No opera en conjuncin con

un reloj o dispositivo de temporizacin. El flip-flop RS sncrono opera en conjuncin con un reloj, en otras palabras opera sincronizadamente. Su smbolo lgico se muestra a continuacin. Es igual a un flip-flop RS aadindole una entrada de reloj.

Smbolo de un flip-flop SR sncrono El flip-flop RS sncrono puede implementarse con puertas NAND. En las

siguientes ilustraciones vemos primero como se aaden dos puertas NAND al flip-flop RS para construir un flip-flop RS sncrono. Las puertas NAND 3 y 4 aaden la caracterstica de sincronismo al cerrojo RS. La tabla de la verdad nos muestra la operacin del flip-flop RS sncrono.

 Un flip-flop maestro-esclavo se construye con dos flip-

flops, uno sirve de maestro y otro de esclavo. Durante la subida del pulso de reloj se habilita el maestro y se deshabilita el esclavo. La informacin de entrada es transmitida hacia el flip-flop maestro. Cuando el pulso baja nuevamente a cero se deshabilita el maestro lo cual evita que lo afecten las entradas externas y se habilita el esclavo. Entonces el esclavo pasa al el mismo estado del maestro. El comportamiento del flip-flop maestroesclavo que acaba de describirse hace que los cambios de estado coincidan con la transicin del flanco negativo del pulso.

 Otro tipo de flip-flop que sincroniza el cambio de

estado durante la transicin del pulso de reloj es el flip-flop disparado por flanco. Cuando la entrada de reloj excede un nivel de umbral especifico (threshold level), las entradas son aseguradas y el flip-flop no se ve afectado por cambios adicionales en las entradas hasta tanto el pulso de reloj no llegue a cero y se presente otro pulso.

 Algunos flip-flops cambian de estado en la subida del pulso de reloj, y otros

en el flanco de bajada. Los primeros se denominaran flip-flop disparados por flanco positivo y los segundos Flip-flops disparados por flanco negativo. La distincin entre unos y otros se indicar con la presencia o ausencia de una negacin en la entrada de reloj como se muestra en la figura.

 Para el caso de los flip-flops disparados por flanco

positivo la diferencia es que el cambio de estado ocurre en la subida del pulso de reloj.
La diferencia bsica entre flip-flops disparados por

flanco y los disparados por nivel, es que en los disparados por flanco los cambios se efectan en el frente de bajada o en el de subida del pulso de reloj, y aunque las entradas cambien de valor durante la duracin del pulso, no se efectan cambios hasta el siguiente pulso de reloj.

 En los flip-flops disparados por nivel en cambio el flip-flop

responde a los cambios de las entradas mientras el pulso de reloj est en 1.

En cuanto a la representacin los flip-flops disparados por nivel no poseen el smbolo> en la entrada de reloj.

 Adems de los parmetros caractersticos de la familia

lgica a que pertenecen, como son niveles lgicos, fanout., tc. Cabe destacar una serie de parmetros, ms o menos normalizados, relativos a la temporizacin de las diferentes seales que intervienen en la conmutacin de los flip-flops. De ellos cabe destacar los siguientes:

1. Tiempo de establecimiento (SET UP TIME). Es el tiempo anterior al flanco activo de toma de datos durante el cual las entradas no deben cambiar. 2. Tiempo de mantenimiento (HOLD TIME). Es el tiempo posterior al flanco activo de toma de datos durante el cual las entradas no deben cambiar.

 3. Frecuencia mxima de reloj. Es la frecuencia mxima

admisible de la seal de reloj que garantiza el fabricante. 4. Duracin del tiempo alto de reloj. Es el tiempo mnimo que debe durar la parte alta del impulso de reloj. 5. Duracin del tiempo bajo de reloj. Es el tiempo mnimo que debe durar la parte baja del impulso de reloj. 6. Tiempo bajo de PRESET Y CLEAR. Es el tiempo mnimo que debe activarse las entradas asncronas para garantizar su funcionamiento. 7. Tiempo de retardo o propagacin. Es el tiempo que transcurre desde el flanco activo del reloj que produce la conmutacin y el momento en que sta tiene lugar.