LOGICA SECUENCIAL

Ing. Julio Gonzalez Prado

CIRCUITOS SECUENCIALES
Los circuitos digitales se dividen en dos grandes grupos: LOS CIRCUITOS COMBINACIONALES, son aquellos en los cuales las salidas dependen directamente de las entradas. LOS CIRCUITOS SECUENCIALES, que son circuitos combinacionales a los cuales se les conectan elementos de memoria para formar un camino de realimentacin.
Ing. Julio Gonzalez Prado

E N T.

CIRCUITO COMBINACIONAL

S A L.

ENTR. EXTERNA
ENT. INTERNA

CIRCUITO
COMBINACIONAL

SALIDA

MEMORIA

CIRCUITO SECUENCIAL

Los elementos de memoria son capaces de almacenar informacin binaria. La informacin binaria almacenada en un tiempo dado define el estado del circuito secuencial.

Ing. Julio Gonzalez Prado

Los circuitos secuenciales tienen dos tipos de entradas: *ENTRADAS EXTERNAS, son las entradas que provienen del exterior del circuito secuencial. *ENTRADAS INTERNAS, son las entradas que provienen del lazo de realimentacin (estado presente). El valor binario de la salida depende de las entradas externas y de las entradas internas.
Ing. Julio Gonzalez Prado

CLASIFICACION
CIRCUITO SECUENCIAL SINCRONO Los cambios en la salida dependen de la seal de reloj. Sus elementos de memoria son los Flip-Flops. CIRCUITO SECUENCIAL ASINCRONO Las salidas pueden cambiar de estado en cualquier momento en que una o mas entradas cambie. Sus elementos de memoria son mecanismos retardadores de tiempo.

Ing. Julio Gonzalez Prado

Debido a la realimentacin entre compuertas, el circuito secuencial asncrono puede volverse inestable, por ello, en el diseo se prefiere los circuitos sincronos.

Ing. Julio Gonzalez Prado

En un sistema sincrono, es importante que las seales solo tengan efecto en instantes determinados, ello se logra haciendo que todas las compuertas se exciten ya sea a la vez o en secuencia, lo que se logra con la sincronizacin de las seales.

Ing. Julio Gonzalez Prado

El sincronismo se obtiene por medio de un dispositivo llamado generador maestro de tiempo, el cual genera un tren de pulsos de reloj peridico. Dichos pulsos se distribuyen en el circuito de modo de que los elementos de memoria solo se afecten con la llegada de los pulsos. Los circuitos secuenciales que usan pulsos de reloj se llaman circuitos secuenciales temporizados.

Ing. Julio Gonzalez Prado

FLIP FLOP

Son celdas binarias de memoria capaces de almacenar 1 bit de informacin. Un flip flop puede mantener un estado binario indefinidamente hasta que se cambie por una seal de entrada para cambiar de estado. Su caracterstica bsica es que tiene dos salidas que son complementarias (Q,Q)
Ing. Julio Gonzalez Prado

CIRCUITO BASICO R-S

Ing. Julio Gonzalez Prado

TABLA DE VERDAD
S 1 0 0 0 1 R 0 0 1 0 1 Q 1 1 0 0 C.P. Q 0 0 1 1

C.P. : Condicin prohibida

Ing. Julio Gonzalez Prado

FLIP FLOP R-S TEMPORIZADO

Es una configuracion a la que se le agrega una combinacin de compuertas de modo de que solo responda a los niveles de entrada mientras esta aplicado el pulso de reloj.

Ing. Julio Gonzalez Prado

CIRCUITO BASICO
R Q

CK

Q S

Ing. Julio Gonzalez Prado

TABLA DE VERDAD
Q(t) 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 R 0 1 0 1 0 1 0 1 Q(t+1) 0 0 1 C.P. 1 0 1 C.P.
Ing. Julio Gonzalez Prado

TIPOS DE FLIP FLOP

J K TEMPORIZADO

Es una modificacin del flip flop R S que elimina el estado indeterminado

Ing. Julio Gonzalez Prado

CIRCUITO BASICO

CK

Ing. Julio Gonzalez Prado

TABLA CARACTERISTICA
J 0 0 1 1 K 0 1 0 1 Q(t+1) Q(t) 0 1 Q(t)

Ing. Julio Gonzalez Prado

FLIP FLOP D

Es un flip flop que permite transmitir datos. Bsicamente es un flip flop R-S con un inversor en la entrada R, reduciendo el numero de entradas de 2 a 1. D Q(t+1) 0 0 1 1
Ing. Julio Gonzalez Prado

CIRCUITO BASICO
D Q

CK

Ing. Julio Gonzalez Prado

FLIP FLOP T

Es la versin de una entrada del flip flop J-K. El nombre de T se deriva de la propiedad de variar de estado (toggle). T Q(t+1) 0 Q(t) 1 Q(t)

Ing. Julio Gonzalez Prado

CIRCUITO BASICO
T Q

CK

Ing. Julio Gonzalez Prado

TABLA CARACTERISTICA DEL FLIP FLOP R - S

S 0 0 1 1 R 0 1 0 1 Q(t+1) Q(t) 0 1 C. P.

Ing. Julio Gonzalez Prado

Flip flops activados por reloj

Se utiliza cuando se desea que las salidas de los sistemas varen en forma precisa, lo que se obtiene por medio de una seal de disparo o cambio, llamada seal de reloj. Los flip flops son sensibles a los cambios de nivel de seal o a los flancos de subida o bajada.

Ing. Julio Gonzalez Prado

Nivel alto
Flanco de subida Flanco de bajada

Nivel bajo

Ing. Julio Gonzalez Prado

TIEMPO DE ESTABLECIMIENTO (ts)

Es el intervalo que precede inmediatamente a la transicin activa de la seal de reloj, durante la cual la entrada sincrona tiene que mantenerse en el nivel indicado. Es dato del fabricante. Si no cumple este requisito, quizs el flip flop no responda de manera confiable cuando ocurra la transicin de reloj.
Ing. Julio Gonzalez Prado

TIEMPO DE RETENCION (th)

Es el intervalo que sigue inmediatamente a la transicin activa de la seal de reloj, durante la cual la entrada sincrona tiene que mantenerse en el nivel indicado. El tiempo mnimo se especifica por fabricante. Si no cumple este requisito, el flip flop no se dispara de manera confiable.
Ing. Julio Gonzalez Prado

De este modo, para asegurar que un flip flop responder adecuadamente cuando ocurra la transicin activa de reloj, las entradas sincronas deben ser invariables para un intervalo igual a ts anterior a la transicion del reloj y para un intervalo igual a th posterior a la transicion de reloj. En promedio los tiempos son: 5 ns ts 50 ns 0 ns th 10 ns

Ing. Julio Gonzalez Prado

FLIP FLOP MAESTRO- ESCLAVO

Se realiza con dos flip flops separados: el Maestro (FF1) y el Esclavo (FF2). Las salidas del Maestro son las entradas del Esclavo. Los relojes de ambos estn unidos a travs de un inversor, de modo que el conjunto total funciona en secuencia ( no simultneamente)
Ing. Julio Gonzalez Prado

J
J CP K Q _ Q R J CP K R Q _ Q

Q Q

CK

Ing. Julio Gonzalez Prado

ENTRADAS ASINCRONAS
Operan independientemente de las entradas de reloj. Se emplean para fijar la salida del flip flop en 1 o 0 en cualquier instante, sin importar las condiciones presentes de las otras entradas. Son entradas dominantes. Las principales entradas asncronas son: PRESET: pone a 1 la salida Q cuando se activa. CLEAR: pone a 0 la salida Q cuando se activa

Ing. Julio Gonzalez Prado