Você está na página 1de 53

MICROELEC TRNICA

FUNCIONES DIGITALES DEL SISTEMA

CMOS ESTTICO

CMOS ESTTICO
Se entiende por lgica esttica aquella en la que cualquier informacin lgica se representa en un nodo circuital mediante una conexin de baja impedancia de dicho nodo a la alimentacin (1 lgico) o a GND (0 lgico).

CMOS ESTTICO CONVENCIONAL


Los valores lgicos altos (unos) se realizan mediante la conexin del nodo de salida a una red de transistores PMOS. Los valores lgicos bajos (ceros) se realizan mediante la conexin del nodo de salida a una red de transistores NMOS.

CMOS ESTTICO CONVENCIONAL

Los datos de entrada slo pueden estar conectados a las puertas de los transistores. Los drenadores y fuentes slo pueden estar conectados a nodos internos, polarizacin (PMOS) y tierra (NMOS). El nodo de salida estar conectado a la unin de los rboles NMOS y PMOS. rboles NMOS y PMOS complementarios (CMOS) no deben conducir ambos rboles simultneamente.

CMOS ESTTICO CONVENCIONAL


Consumo de potencia en esttica nulo. Mrgenes de ruido elevados (robustez ante ruido, cambios en la polarizacin, ...) Tiempos de propagacin altos. Utiliza dos redes de transistores para implementar una funcin.

TRANSISTORES DE PASO
La caracterstica bsica de este tipo de lgicas es que uno de los extremos de la red de transistores no est conectado a una de las alimentaciones como en la lgica convencional, sino a algunas de las seales de entrada.

TRANSISTORES DE PASO
Se pueden realizar implementaciones de funciones lgicas mediante la combinacin serie y paralelo de conmutadores controlados por variables lgicas de entrada, conectando los nudos de entrada y salida. Los conmutadores pueden ser realizados por transistores NMOS o PMOS, o por ambos a la vez, si se trata de puertas CMOS.

TRANSISTORES DE PASO

Compuertas lgicas realizadas con transistores de paso: (a) Y = A.B.C. (b) Y = A(B+C)

Realizacin NMOS y CMOS de compuertas lgicas utilizando transistores de paso: Y = A.C. (a) NMOS y (b) CMOS.

TRANSISTORES DE PASO
Transistores NMOS

TRANSISTORES DE PASO
Transistores CMOS

LGICA CVSL

A A B B

Dos transistores PMOS conectados de forma cruzada hacen la funcin de pull up de las salidas Dos redes de transistores NMOS realizan la funcin lgica de salida, y otra su complementaria.

VENTAJAS DE LA LGICA DVSL

Flexibilidad lgica, es decir que siempre genera una funcin lgica y su complementaria.

Elimina las etapas extras de inversores que requiere la lgica Domin.

DESVENTAJAS

Requiere de una mayor rea y consumo


RESISTENCIA

Alternativa de solucin:

DCVS-PG

MARCO METODOLGICO

REGLAS DE DISEO

CMOS ESTTICO

Los transistores se usan como interruptores. Los rboles se construyen conectando en serie o en paralelo grupos de transistores del mismo tipo. Los rboles deben ser duales Implementacin de lgica inversora, es decir las funciones inversas se implementan directamente, funciones directas requieren de un inversor adicional.

CMOS ESTTICO

RBOL PMOS F

RBOL NMOS

AND

OR

CMOS ESTTICO

Diseo en el DSCH2

Diseo en el Microwind

Simulacin

PUERTAS DE PASO

Si s=0 ningn transistor conduce, la salida se asla. Si s=1 ambos transistores conducen, la salida sigue a la entrada:
El transistor PMOS transmite los unos (1) El transistor NMOS transmite los ceros (0)

Diseo en el DSCH2
A B C

Diseo en el microwind

Simulacin

CVSL ESTTICO
Se construyen dos redes NMOS, una con la funcin que queremos implementar y la otra con la misma funcin, pero negada. Dos transistores PMOS conectados de forma cruzada hacen la funcin de pull-up

Funcin X-OR

Funci n X - OR

Funci n XNOR

Comparten elementos

PROYECTO DE APLICACIN

ESTUDIO E IMPLEMENTACIN DE UNA UNIDAD LGICA AUTO TESTABLE

INTRODUCCIN
La rpida evolucin de la microelectrnica ligada al progreso realizado en el campo de la tecnologa impide, de ahora en adelante, a las tcnicas de prevencin usadas hasta hoy en da (test externo) descubrir las posibles fallas en los circuitos integrados. Este es un punto crtico ya que la falla de un sistema puede ser el origen de una situacin catastrfica.

INTRODUCCIN
En estos casos, es necesario sealar la presencia de fallas. Para tal necesidad, se desarroll un test integrado con el objetivo de mejorar los circuitos y hacerlos a prueba de fallas, el cual se basa en el estudio y realizacin de sistemas auto controlables

TEST DE CIRCUITOS INTEGRADOS

El Test Clsico: Esta tcnica consiste en la aplicacin de los vectores de test a la entrada de los circuitos que se van a testear. A la salida recuperamos estos valores y se decide si los valores obtenidos son correctos o n no. 2 El inconveniente es la necesidad de tener combinaciones posibles de vectores de test.

TEST DE CIRCUITOS INTEGRADOS

El Test por duplicacin:


Circuito a testear
Controlador Indicador de error

Copia del Circuito a testear

TEST DE CIRCUITOS INTEGRADOS

El Test por duplicacin dual Estos tipos de circuitos son totalmente auto controlable, se pueden definir as: La primera salida errnea de un bloque funcional provoca una indicacin de error a la salida del controlador.

TEST DE CIRCUITOS INTEGRADOS

El Test por duplicacin dual

TEST DE CIRCUITOS INTEGRADOS

Ventajas del Test por duplicacin dual


El test por duplicacin dual es menos costoso y ms rpido que el test clsico. Permite detectar fallas transitorias y permanentes . No se tiene que duplicar todos los bloques como en el test por duplicacin.

UNIDADES ARITMTICAS ESTNDAR


Suma

Resta

Unidad Aritmtica

Multiplicaci n

Divisin

UNIDADES ARITMTICAS ESTNDAR


Ai Bi Ci Si Co

0
Ai Bi 0 0 Ci

0
0 1 1 0

0
1 0 1 0

0
1 1 0 1

0
0 0 1 0

Sumador Completo

Co

0 1

1
Si 1 1

0
1 1

1
0 1

0
0 1

1
1 1

UNIDADES ARITMTICAS ESTNDAR

La expresin de la suma y del acarreo puede ser escrita de la siguiente forma:


Si Ai Bi Ci Co Ai.Bi Ai Bi .Ci

UNIDADES ARITMTICAS ESTNDAR

Sumador de un bit:

UNIDADES ARITMTICAS ESTNDAR

Sumador de cuatro bits:

UNIDADES ARITMTICAS ESTNDAR

Layout de un sumador de cuatro bits:

UNIDADES ARITMTICAS ESTNDAR

Simulacin de un sumador de cuatro bits:

UNIDADES ARITMTICAS AUTO TESTABLES

Estructura general de las partes operativas auto testables

UNIDADES ARITMTICAS AUTO TESTABLES

Celda base de un sumador El desplazador de bit recibe entradas complementadas y genera salidas complementadas. Estas entradas provienen de un registro de entrada (FF - D) el cual le da al sumador su forma dual (Qi y nQi).

UNIDADES ARITMTICAS AUTO TESTABLES

Sumador de un bit con acarreo auto testable

UNIDADES ARITMTICAS AUTO TESTABLES

La celda del XOR diferencial esta dada por:

UNIDADES ARITMTICAS AUTO TESTABLES

Controlador complementado

Se puede observar que:


f 0 ab y f1 ab

UNIDADES ARITMTICAS AUTO TESTABLES

Sumador de un bit:

UNIDADES ARITMTICAS AUTO TESTABLES

Sumador de cuatro bits:

UNIDADES ARITMTICAS AUTO TESTABLES

Layout de un sumador de cuatro bits:

UNIDADES ARITMTICAS AUTO TESTABLES

Simulacin de un sumador de cuatro bits:

CONCLUSIONES
Con este proyecto, estudiamos los distintos tipos de testabilidad. Implementamos sumadores completos tanto en su forma estndar como en su forma auto testable. Estudiamos e implementamos una unidad aritmtica auto testable. Validamos la funcionalidad mediante simulaciones.

GRACIAS POR SU ATENCIN

Você também pode gostar