Você está na página 1de 17

Arquitetura Vetorial e Superescarlar

Bruno Marcos Yoiti Takeno Mirela Beatriz Carvalho Frana


1

Arquitetura Vetorial
Histrico :
Dcada de 60 : O inicio e a estagnao Arquitetura do Solomon

Cray-1 : primeiro computador vetorial

Processamento Vetorial:
Taxioma de Flynn Um processador vetorial, alm de conter instrues para tratar dados

em vetores e matriz, apresenta tambm formas de trabalhar com


escalares.

Realizao do realiza o overhead.


Constituem um processador vetorial: memria principal, processador escalar, controlador vetorial, controlador de memria e gerador de endereos vetoriais, registradores e a unidade aritmtica pipeline

Endereamento em memria:
Endereamento denso

Sequencial
No sequencial regular Submatriz Endereamento esparso

Processamento Matricial:
Envolve o tratamento de matrizes Processamento horizontal

Processamento vertical

Tipos de arquitetura Vetorial:


Memria-memria :operaes realizadas sobre os operandos
Vetor-registrador: registradores

operaes

so

realizadas

em

cima

dos

Exemplo de instruo vetorial:

Exemplo de Aplicao:

Arquitetura Superescalar Histrico:


Mquinas SIMD
Os processadores vetoriais do tipo SIMD Atende uma restrita classe de aplicaes: as aplicaes que envolvem muitas operaes aritmticas.

Pipeline :
Implementao de processadores Tcnica monociclo Dividir o processo em estgios distintos

10

Exemplo:
Um processador que tem suas instrues executadas em cinco estgios:

Busca da instruo na memria.


Leitura dos registradores enquanto a instruo decodificada (estamos simulando um processador que permite que a leitura e a

decodificao ocorram ao mesmo tempo).


Execuo de uma operao ou clculo de um endereo. Acesso a um operando na memria.

Escrita do resultado em um registrador.

11

Problema de espera pelo tempo de latncia:


intervalo de tempo requerido para a execuo de uma operao

simplificar o projeto dos processadores tipo RISC


espera pelo transcurso do maior tempo de latncia deve ser evitada

12

Componentes Superescalar:

de

Uma

Arquitetura

Unidade de Busca de Instrues


Unidade de Decodificao Unidades Funcionais Inteiras e de Ponto Flutuante

13

Limitaes de Superescalar

Uma

Arquitetura

Dependncia de Dados Verdadeira


add r1, r2 # carregar registrador r1 com a soma dos contedos de r1 e r2 move r1, r3 # carregar registrador r3 com o contedo de r1

14

Limitaes de Superescalar

uma

arquitetura

Dependncia de Desvios :
Instrues complica a operao do pipeline Afeta uma pipeline escalar Essa uma das razes pelas quais tcnicas supersescalares so mais diretamente aplicveis a arquiteturas RISC

15

Dependncia de Recursos
Um conflito de recurso ocorre quando duas ou mais instrues competem

Viso Geral Sobre componentes Especiais


Janela uma fila de instrues entre o estgio de decodificao e o estgio de execuo Unidades Funcionais necessrio um nmero de unidades funcionais inteiras Unidade de Leitura/Escrita Unidade especial para enfileirar os pedidos de leitura ou escrita da memria
.

16

Deteco de Paralelismo
Podemos classificar as mquinas Super Escalares em duas classes: maquinas que implementam o algoritmo de deteco do paralelismo em hardware e a classe sem esse mecanismo de deteco.

17