UNIFACS Universidade Salvador Prof.: Sergio Luz Email: sergio.luz@unifacs.

br
Arquitetura de
Computadores
Diferena entre arquitetura e organizao
Modelo de Von Neumann (ou von Neumann)
Elementos dos Sistemas Computacionais
www.redes.unifacs.br
2
Arquitetura
Trata dos aspectos funcionais de um sistema computacional,
normalmente so perceptveis pelo programador. Exemplo: tamanho
(em bits) da palavra, conjunto de instrues, mecanismos de E/S,
formas de endereamento.
Organizao
Trata da estrutura do sistema computacional e normalmente no so
percebidos pelo programador. Exemplo: freqncia do relgio, sinais
de controle, tecnologias da memria e como uma operao
(multiplicao, por exemplo) implementada (atravs de somas
sucessivas ou por hardware especfico?).
Definir se um computador vai dispor de uma instruo de diviso uma deciso de
arquitetura. Definir se esta instruo ser implementada atravs de uma unidade
especfica de hardware ou se por um mecanismo de subtraes sucessivas uma
deciso de organizao..
Arquitetura x Organizao
www.redes.unifacs.br
3
NEUMANN, J. von. First draft of a report on the EDVAC. University of Pennsylvania, 1945.
(...) para ser eficiente e ter aplicao geral, um computador tem de ter
uma Unidade central de Lgica e Aritmtica (ULA), uma unidade central
de controle (UC) para 'orquestrar' as operaes, uma memria, uma
unidade de entrada, e uma unidade de sada (...)
MEMRIA
PRINCIPAL
UNIDADE
LGICA
E ARITMTICA
(ULA)
UNIDADE DE
CONTROLE
(UC)
DISPOSITIVO
DE ENTRADA
programa dados
UNIDADE CENTRAL DE
PROCESSAMENTO
DISPOSITIVO
DE ENTRADA
Modelo de Von Neumann
www.redes.unifacs.br
4
Em 1952 Von Neumann constri o IAS.
www.redes.unifacs.br
5
Em 1952 Von Neumann constri o IAS.
Computador de uso genrico.

Aritmtica binria.

Programa armazenado na
memria.

Consolidou a arquitetura
utilizada como padro nos
computadores modernos, que
passou a ser chamada de
Arquitetura de Von Neumann.

Funcionamento em turnos, ou
ciclos, de execuo das instrues.

A movimentao de dados e
instrues entre a unidade central
de processamento e a memria
acontece atravs de um
barramento compartilhado.
C
o
m
p
o
n
e
n
t
e
s

d
o

I
A
S

Contm os dados
lidos da, ou para
escrita na, memria
Contm os dados
lidos da, ou para
escrita na, memria
Contm o cdigo da
instruo que est
sendo executada
Armazena
temporariamente a
segunda instruo
do par lido da
memria
Contm o endereo
de memria do
prximo par de
instrues a ser
executado
Armazenam
temporariamente os
operandos e os
resultados das
operaes
efetuadas pela ULA
Interpreta as instrues
armazenadas no IR e
envia sinais ULA para
execuo.
www.redes.unifacs.br
7
Execuo de um ciclo de instrues no IAS
1.Uma instruo carregada no IR (I nstruction Register) e o
endereo de memria associado a ela carregado no MAR
(Memory Adress Register).
2.O circuito de controle interpreta o cdigo da operao e
executa a instruo, enviando os sinais de controle apropriados
para fazer com que dados sejam transferidos ou que uma
operao seja executada pela ULA.

O IAS possua um total de 21 instrues que podem ser
agrupadas da seguinte maneira:
Transferncia de dados;
Desvio incondicional;
Desvio condicional;
Aritmtica;
Alterao de endereo.
www.redes.unifacs.br
8
Memria no IAS (williams tube memory)
www.redes.unifacs.br
9
Memria no IAS
A memria do IAS era constituda de mil posies de memria,
chamadas de palavras.
Cada palavra constituda de 40 dgitos binrios (bits).
Tanto nmeros quanto instrues eram armazenadas na memria,
logo representadas em modo binrio, como nas figura a seguir:
(a) armazenamento de um nmero
(b) armazenamento de uma instruo
www.redes.unifacs.br
10
Organizao da memria principal (MP)
0
1
2
3
.
.
.
.
.
.
m-1
0000 1111
1010 0100
0000 0000
1111 1111
0000 1111
0000 1011
Endereo
Contedo: instruo
ou dados
tamanho da clula = 8 bits
Quantidade de posies de
memria endereveis = m
Armazena informaes (dados) e programas (sequncia de instrues);
Composta por vrias unidades, chamadas clulas;
Cada clula ocupa uma posio de memria;
Cada posio de memria tem um endereo;
Cada clula capaz de armazenar uma quantidade fixa e limitada
de its.
www.redes.unifacs.br
11
Tipos de memria
MEMRIA
PRINCIPAL
UNIDADE
LGICA
E ARITMTICA
(ULA)
UNIDADE DE
CONTROLE
(UC)
DISPOSITIVOS
DE ENTRADA
programa dados
UNIDADE CENTRAL DE
PROCESSAMENTO
(UCP)
DISPOSITIVOS
DE SADA
MEMRIA
SECUNDRIA
REGISTRADOR REGISTRADOR REGISTRADOR
...
CACHE
CACHE
A TROCA DE DADOS E SINAIS DE
CONTROLE ACONTECE ATRAVS
DOS BARRAMENTOS DO SISTEMA
www.redes.unifacs.br
12
Exemplos de memria
REGISTRADORES
MEMRIA PRINCIPAL
(RAM e ROM)
CACHE
MEMRIA SECUNDRIA
www.redes.unifacs.br
13
Barramento do sistema
BARRAMENTO DE DADOS
BARRAMENTO DE ENDEREOS
BARRAMENTO DE CONTROLE
B
A
R
R
A
M
E
N
T
O

D
O

S
I
S
T
E
M
A

CPU
(ULA + UC)
MEMRIA
ENTRADA
E
SADA
Barramento de dados: move dados
entre os componentes do sistema.

Barramento de endereos: identifica
os endereos de memria onde devem
ser lidas/escritas informaes.

Barramento de controle: coordena o
acesso aos demais barramentos e
direciona dados para componentes
especficos.
www.redes.unifacs.br
14
Tipos de barramentos
Interno
Interliga os componentes internos da UCP, como ULA, UC,
registradores e cache interno (L1).

Externo
Interliga UCP memria principal, unidades de entrada e sada,
cache externo (L2), memria secundria, etc.

Expanso
Permite a expanso das capacidades do computador atravs da
adio de novos componentes de hardware. Os barramentos de
expanso seguem padres, como:
ISA (Industry Standard Architecture),
MCA (Microchannel Architecture),
EISA (Extended Industry Standard Architecture),
VLB (Vesa Local Bus),
PCI (Peripheral Component Interconnect),
AGP (Accelerated Graphics Port),
USB (Universal Serial Bus)
Firewire (IEEE 1394)
www.redes.unifacs.br
15
Microprocessador: quantidade de transistores
www.redes.unifacs.br
16
Dcada de 70
Intel 4004 (1971): 15 mcrons
8088 (1979): 3 mcrons (tamanho de um vrus)

Dcada de 80
Intel 486: 1 mcron

Dcada de 90
Pentium III: 0.18 mcron (tamanho de uma molcula de DNA)

Incio do sc. XXI
Pentium 4 e Athlon: 0.13 mcron
Intel Core 2: 0,065 mcron
Microprocessador: tamanho dos transistores
www.redes.unifacs.br
17
Processador & Conjunto de instrues
CISC (Complex I nstruction Set Computing)
Reconhece mais de uma centena de instrues;
mais lento na execuo das instrues;
A maioria dos microprocessadores so CISC.
RISC (Reduced I nstruction Set Computing)
Reconhece um nmero limitado de instrues
otimizadas para que sejam executadas com mais
rapidez;
As instrues no contempladas so executadas como
combinaes das existentes;
Desempenho entre 50 e 75% superior a um CISC.
www.redes.unifacs.br
18
CPU, Barramentos e Memria
www.redes.unifacs.br
19
DISPOSITIVOS DE ENTRADA
DISPOSITIVOS DE SADA
UNIDADE CENTRAL DE PROCESSAMENTO
(UNIDADE LGICA E ARITMTICA + UNIDADE DE CONTROLE)
MEMRIA PRINCIPAL
Elementos da Arquitetura de Von Neumann
www.redes.unifacs.br
20
Funcionamento em turnos (ciclos)
www.redes.unifacs.br
21
Clock
Coordena as aes do computador propagando pulsos eltricos
peridicos que se propagam pelo barramento externo.

Alimentado por um cristal de quartzo, responsvel pela
manuteno da freqncia constante no clock.

O clock expresso em termos de freqncia e sua unidade o
Hertz (Hz).

1 Hz = 1 ciclo por segundo (1 operao realizada a cada ciclo)

Um de de 1 GHz emite 1 bilho de pulsos eltricos por segundo e,
teoricamente, poderia realizar 1 bilho de operaes a cada
segundo.

A UCP no possui gerador de clock, opera multiplicando o sinal
recebido da placa me.
www.redes.unifacs.br
22
Um sistema computacional tpico
www.redes.unifacs.br
23
Organizao: Intel x AMD
www.redes.unifacs.br
24
Atividade
Organizem-se em equipes de, no mximo, duas
pessoas.

Preparem um nico slide sobre a arquitetura
no Von Neuman (non Von Neumann) que
preferir

Cada dupla dever fazer uma rpida
apresentao a respeito da arquitetura escolhida,
destacando suas diferenas em relao ao
modelo de Von Neuman.