Escolar Documentos
Profissional Documentos
Cultura Documentos
CPU 222
PLC I
PLC I
Protocolo PPI
PPI es un protocolo maestro-esclavo. Los maestros envan peticiones a
los esclavos y stos responden. Los esclavos no inician mensajes, sino
que esperan a que un maestro les enve una peticin o solicite una
respuesta.
Los maestros se comunican con los esclavos va un enlace compartido
que es gestionado por el protocolo PPI. El protocolo PPI no limita el
nmero de maestros que se pueden comunicar con un mismo esclavo
Sin embargo la red no puede comprender ms de 32 maestros.
Estando en modo RUN, algunas CPUs S7-200 pueden actuar de
estaciones maestras en la red si est habilitado el modo maestro PPI en
el programa de usuario. Una vez habilitado el modo maestro PPI, las
operaciones Leer de la red (NETR) y Escribir en la red (NETW) se
podrn utilizar para leer de o escribir en otros equipos S7-200. Mientras
acta de maestro PPI, el S7-200 sigue respondiendo en calidad de
esclavo a las peticiones de otros maestros.
3
PLC I
HMI: Maestro
maestro
S7 200
Software Step 7 MicroWin
maestro
S7 200
PLC I
Software Step 7
MicroWin 4.0
PLC I
Protocolo MPI
El protocolo MPI soporta la comunicacin maestro-maestro y
maestro-esclavo. Para comunicarse con una CPU S7-200, STEP 7Micro/WIN establece un enlace maestro-esclavo. El protocolo MPI
no sirve para comunicarse con una CPU S7-200 que acte de
maestra. Los aparatos de la red se comunican a travs de enlaces
separados (gestionados por el protocolo MPI) entre dos aparatos
cualquiera. La comunicacin entre los aparatos se limita la cantidad
de enlaces que soportan la CPU S7-200 o el mdulo EM 277.
Red MPI
PLC I
Protocolo PROFIBUS
El protocolo PROFIBUS se ha diseado para la comunicacin rpida
con unidades perifricas descentralizadas (E/S remotas). Hay
numerosos aparatos PROFIBUS ofrecidos por diversos fabricantes.
Estos aparatos abarcan desde mdulos sencillos de entradas o
salidas hasta controladores de motores y sistemas de automatizacin
(autmatas programables). Por lo general, las redes PROFIBUS
incorporan un maestro y varios esclavos. La configuracin del
maestro permite detectar los tipos de esclavos conectados, as como
sus respectivas direcciones. El maestro inicializa la red y verifica si
los esclavos coinciden con la configuracin. Continuamente, el
maestro escribe los datos de salida en los esclavos y lee de all los
datos de entrada. Una vez que un maestro DP haya configurado
correctamente a un esclavo, ste ltimo le pertenecer. Si hay otro
maestro en la red, tendr apenas un acceso muy limitado a los
esclavos del primer maestro.
PLC I
PLC I
PLC I
10
PLC I
Mdulo de
Entrada
max. 300 ms
Ciclo de la
CPU
Bloque
OB 1
LD E 0.1
A E 0.2
= A 0.0
Mdulo de
Salida
11
PLC I
Imgenes de Proceso
PAE
Byte 0
Byte 1
Byte 2
:
:
:
PAA
Programa de
Usuario
1
Memoria de la CPU
:
:
A E 2.0
= A 4.3
:
:
:
:
Byte 0
Byte 1
Byte 2
:
:
:
Memoria de la CPU
12
PLC I
EDITOR FUP
EDITOR KOP
IEC 1131 - 3
EDITOR LD
EDITOR FBD
13
PLC I
Ejemplo de
programa KOP
14
PLC I
Contactos
Contacto N.A. con un 1 lgico el contacto se cierra.
Contacto N.C. con un 1 lgico el contacto se abre.
Estos elementos de programacin se encuentran en el
icono contactos del software step 7 microwin v.40
15
PLC I
Salidas
Representa la salida del bloque
Este elemento de programacin se encuentran en el icono
bobinas del software step 7 microwin v.40
16
PLC I
Esquema del
Circuito
FUP
AWL
S1 (E 0.0)
E 0.0
AND
E 0.1
A 0.0
E 0.0
AND
E 0.1
S2 (E 0.1)
A 0.0
=
LD
A
=
E 0.0
E 0.1
A 0.0
LD
O
=
E 0.2
E 0.3
A 0.2
L1
(A 0.0)
S3
(E 0.2)
OR
E 0.2
S4
(E 0.3)
L3 (A 0.2)
A 0.2
E 0.2
E 0.3
E 0.3
OR
A 0.2
=
17
PLC I
E 0.4
E 0.5
Exor
FUP
E 0.4
A 0.0
E 0.4
E 0.5
AND
E 0.5
E 0.4
E 0.5
AWL
OR
AND
A 0.0
=
LD
AN
LDN
A
OLD
=
E 0.4
E 0.5
E 0.4
E 0.5
A0.0
18
PLC I
Temporizadores
TON: La operacin Temporizador como retardo a la conexin cuenta el
tiempo al estar activada (ON) la entrada de habilitacin (IN). Si el valor
actual del conteo del temporizador seleccionado es mayor o igual al valor
de preseleccin (PT), se activar el bit de temporizacin (bit T).El valor
actual del temporizador como retardo a la conexin se borra cuando la
entrada de habilitacin (IN) est desactivada (OFF).
IN : entrada de habilitacin
PT : tiempo de preseleccin
Txxx : nmero del temporizador
Valor mximo
1 ms
32,767 s
10 ms
327,67 s
T100
100 ms
T37-T63, T101-T255
N de temporizador
T32, T96
T33-T36, T973276,7 s
19
PLC I
Ejemplo
Tiempo de temporizacin
T33 (conteo)
T33 (bit), Q0.0
2 (s)
20
PLC I
Ejemplo
Tiempo de temporizacin
50 100(ms ) 5000(ms ) 5( s )
I0.0
5 (s)
Mximo valor
32767
Conteo = 50
T37 (conteo)
T37 (bit), Q0.0
5 (s)
21
PLC I
Resolucin
Valor mximo
1 ms
32,767 s
10 ms
N de temporizador
T0, T64
327,67 s
T65-T68
100 ms
T5-T31, T69-T95
T1-T4,
3276,7 s
22
PLC I
Ejemplo
Cronograma
I0.0
0.6 (s)
0.4 (s)
1 (s)
Conteo = 100
Conteo = 60
T1
(conteo)
T1 (bit),
Q0.0
I0.1 (reset)
23
PLC I
Resolucin
Valor mximo
1 ms
32,767 s
10 ms
327,67 s
T100
100 ms
T37-T63, T101-T255
N de temporizador
T32, T96
T33-T36, T973276,7 s
24
PLC I
Ejemplo
Cronograma
I0.0
1 (s)
0.8 (s)
Conteo = 100
T33 (conteo)
T33 (bit), Q0.0
25
PLC I
Ejemplo
Cronograma
I0.0
Cuenta = 50
T37 (conteo)
T37 (bit)
Cuenta = 80
T38 (conteo)
T38 (bit)
Q0.0
5(s)
8(s)
26
PLC I
PLC I
Cronograma
I0.0
Cuenta = 30
T37 (conteo)
T37 (bit)
Q0.0
3 (s)
28
PLC I
29
PLC I
Cronograma
I0.0
Conteo = 50
T50 (conteo)
T50 (bit)
Conteo = 80
T51 (conteo)
T51 (bit)
Q0.0
5(s)
8(s)
30