Analisa Rangkaian FET

Kelompok:
Afriana Tri Sulastri
(5215131529)
Catur Aditia W (5215134324)
Intan Aqlidazari A (5215134338)

Bias Sendiri
Arus cerat mengalir melalui
RD dan RS, menghasilkan
tegangan cerat sumber
VDS = VDD ID ( RD+ RS )
Tegangan
melintasi
resistansi sumber adalah:
VS = IDRs

Karena arus gerbang(Gate)

kecil
sehingga
dapat
diabaikan, terminal gerbang
mempunyai
tegangan
pertahanan dc, sehingga
VG 0

Karena itu perbedaan potensial antara

gerbang dan sumber adalah
VGS = VG VS = 0 IDRS
VGS = IDRS
Ini menyatakan penurunan melalui RS
menghasilkan tegangan bias VGS. Tidak
ada sumber tegangan luar yang harus
menggerakkan gerbang dan inilah
sebabnya rangkaian tersebut dikenal
sebagai rangkaian bias sendiri.