MAQUINAS DE ESTADOS

FINITOS

Sistemas Digitales

Es un nombre genrico dado a los circuitos secuenciales

por reloj, tal maquina de estados cambia de estado
solamente cuando ocurre un flanco de disparo o un
pulso en la seal de reloj.
El circuito secuencial cuyas salidas dependen tanto del
estado actual como de la entrada, se le conoce como
mquina de Mealy.
El circuito secuencial cuyas salidas dependen slo del
estado actual, se le conoce como mquina de Moore.

Sistemas Digitales

Ejemplos mas conocidos:

Sistemas Digitales

Maquina Tipo Moore: Las salidas solo dependen del

estado interno y de cualquier entrada sincronizada
con el circuito, como se observa en la figura, donde
las salidas del sistema son nicamente sincrnicas. Un
ejemplo de este tipo de mquinas de estado son los
contadores.

Estado Siguiente = F(Estado Actual, Entrada)

Salida = G(Estado Actual)
1

W
X
Y

X
X

Y
W

Salidas
0

W/0

0
X/1

1
0

Y/0

Sistemas Digitales

Maquina Tipo Mealy: En esta mquina de estados las

salidas se encuentran determinadas por el estado
interno del sistema y por las entradas no sincronizadas
con el circuito. El diagrama de bloques representativo de
esta mquina se muestra en la figura, donde se observa
que las salidas del sistema son tanto sincrnicas como
asincrnicas.

Estado Siguiente = F(Estado Actual, Entrada)

Salida = G(Estado Actual, Entrada)

B/1

C/0

B/0

A/1

A/0

C/0

1/1

1/0
B
0/0

Sistemas Digitales

0/1

0/0

C
1/0

Maquina Moore

Maquina Mealy

1. La salida depende solo del 1. La salida depende del estado

estado actual.

actual y de la entrada.

2. El numero de estados es 2. Por lo general tienen menos

mayor o igual a la maquina
Mealy.

3. Es menos estable.

3. Es ms estable.
4. Para

nmero de estados.

probar

4. Para
un

probar

un

circuito,

circuito,

primero se hace el cambio en

primero se da el pulso de

la entrada y despus se da el

reloj y despus se hace el

pulso de reloj.

cambio de la entrada x.
5. Las salidas se encuentran

5. Las salidas se encuentran en

la arista.

dentro del estado.

Sistemas Digitales

I. Procedimiento de Sntesis.
1. Deducir una tabla de estados a partir de una
descripcin verbal del problema.
2. Utilizar las tcnicas de reduccin de estados para
determinar la tabla de estados de un circuito equivalente
con un mnimo de estados.
3. Elegir una asignacin de estados y generar las tablas de
transicin de estados y salidas.
4. Determinar el dispositivo de memoria o Flip Flop a
utilizar, as como las tablas de excitacin del Flip flop.
5. Utilizar las tablas de excitacin para obtener las
ecuaciones lgicas de conmutacin. Adems formar los
mapas de salida y determinar las ecuaciones lgicas de
salida.

6. Trazar el diagrama lgico del circuito secuencial

mediante las ecuaciones lgicas y los dispositivos de
memoria elegidos.
Criterios de Reduccin de Estados:
1. Se buscan estados presentes que vayan al mismo
estado siguiente y tengan la misma salida.
2. Al hallarse dos estados equivalentes se elimina uno y
se reemplaza por su equivalente en las columnas de
estado siguiente.
3. La reduccin de estados por lo general no reduce el
numero de Flip Flops y por ende el nmero de
compuertas.

Asignacin de Estados.
El criterio ms comn es que la asignacin que se escoja
debe producir un circuito combinacional simple para las
entradas de los F/F, sin embargo, no hay procedimientos
de asignacin de estados que garanticen un circuito
combinacional de mnimo costo.
a) Metodologa de asignacin heurstica.
Consideremos una mquina de estados que presenta 5
estados (S0S4) y se duda entre cualquiera de las
siguientes codificaciones de estados:

ASIGNACION 1
ESTADOS
Q2 Q 1 Q 0
ESTADOS
S0
0 0 0
S0
S1
1 0 1
S1
S2
1 1 1
S2
S3
0 1 0
S3
S4
0 1 1
S4

ASIGNACION 2
Q2 Q 1 Q0
0 0 0
0 0 1
0 1 0
0 1 1
1 1 1

En este caso, se analizaran todas las transiciones que

presenta la mquina de estados y se calculara para
cada una de ellas el nmero de bits que han de cambiar
de un estado al siguiente. Supongamos que la mquina
de estado disponible presenta las transiciones
resumidas en la tabla adjunta:
Sistemas Digitales

12

BITS QUE CAMBIAN

TRANSICION ASIGNACION 1 ASIGNACION 2
S0 S1
2
1
S0 S2
3
1
S1 S3
3
1
S2 S3
2
1
S3 S4
1
1
S4 S1
2
2
13 BITS
7 BITS

En consecuencia, la asignacin 2 es la ptima ya que

minimiza el nmero de bits que cambiarn a lo largo de
la evolucin de los estados.

Sistemas Digitales

13

b) Codificacin One-Hot
Este tipo de codificacin suele presentar buenos
resultados cuando se realizan diseos que deben trabajar
a elevadas frecuencias de reloj. La idea fundamental
consiste en realizar una asignacin que en vez de usar n
bits para codificar 2n estados, se usen tantos bits como
estados presenta el diseo. De esta forma una maquina
con S estados, estar implementada usando S FF en
lugar de log2(S). Adems, cada estado tendr una
asignacin en la que un nico bit tendr el valor 1 y el
resto 0.

Sistemas Digitales

14

As, una mquina de estados que presente 4 posibles

estados de funcionamiento presentara la siguiente
codificacin:
Estado

Q2 Q1

Estado

S0

0 0

S0

0 0

0 1

S1

0 1

S1

0 0

1 0

S2

1 0

S2

0 1

0 0

S3

1 1

S3

1 0

0 0

Sistemas Digitales

Q 3 Q2 Q1 Q0

15

Realizar la sntesis

II. Procedimiento de Anlisis.

1. Determinar las ecuaciones de excitacin para las entradas
de control de los F/F.
2. Sustituir las ecuaciones de excitacin en las ecuaciones
caractersticas de los F/F para obtener las ecuaciones de
transicin.
3. Usar las ecuaciones de transicin para construir una tabla
de transiciones.
4. Determinar las ecuaciones de salida.
5. Agregar los valores de salida a la tabla de transiciones
para cada estado (Moore) o combinacin de Estado / Entrada
(Mealy) para crear una tabla de transicin / salida.
6. Asignar nombres a los estados y sustituir los nombres de
estado por las combinaciones de variables de estado en la
tabla de transicin/salida, para obtener una tabla de
estado/salida.

7. (Opcional) Dibujar el diagrama de estados correspondiente

a la tabla de estado/salida.

Transformacin de mquinas Moore a Mealy y viceversa

a) Transformacin de Moore a Mealy: Este caso es
directo, puesto que solo hay que insertar la salida del
nodo en las transiciones (flechas) previas que llegan al
nodo.

Sistemas Digitales

19

b) Transformacin de Mealy a Moore: En este caso es

necesario desdoblar aquellos nodos que reciben
entradas con distinta salida, de modo que para la
maquina Moore debern crearse tantos nodos como
transiciones (flechas) de llegada con distinta salida se
tenga en la maquina Mealy.

Sistemas Digitales

20

Reconocedores de Secuencia: Los reconocedores de

secuencias son circuitos secuenciales sncronos que
producen una respuesta dada en sus salidas al detectar
secuencias de valores de entrada especficas.
Suponemos que cada conjunto de valores de una
secuencia de entrada llega antes de una transicin activa
del reloj, de modo que los valores sucesivos de una
secuencia llegan durante perodos consecutivos del reloj.
Ejemplo: Disear un circuito secuencial sncrono con una
lnea de entrada y una de salida que reconozca la cadena
de entrada x = 1111. Debe reconocer tambin las
secuencias trasladadas. S:

Si x = 1101111111010
z = 0000001111000
Si x = 1 El circuito cambia con excepcin de la 4ta. Vez
y posteriores
Si x = 0 El circuito se restablece, regresando al estado
A.
Elegimos:

A = 00
B = 01
C = 10
D = 11