Você está na página 1de 273

Amplificadores de Potncia

Eficincia

Razo entre a potncia til e a potncia total fornecida pelas


fontes de alimentao.

P L

P Vcc

1
Potncia desperdiada: PDesp. PVcc PL PL 1

Amplificador Classe A

RL

Vo(t) Vcc
Q1
Ic(t)

Vin(t)

Vbq

Vo t VCC I C t RL VCC I Cq RL I m sin t RL

Vo t VCC I C t RL VCq vo t VCq Vm sin t

VCC Vo t VCC VCq Vm sin t


IVCC t
RL RL
2
VCC VCCVCq VCCVm sin t
PVCC t IVCC t VCC
RL
Potncia mdia fornecida pela fonte:

1 VCC VCCVCq VCCVm sin t VCCVCq


T 2 2
VCC
PVCC dt
T0 RL RL

Potncia mdia dissipada na carga:

VCC Vo t 2VCCVo t Vo2 t


2
2
VCC
PL t
RL RL

1 VCC 2VCCVo t Vo t 2VCCVCq VCq2 Vm2 2


T 2 2 2
VCC
PL dt
T0 RL RL

Vm2
Potncia til na carga PL
2 RL

VCC
Assumindo excurso mxima e simtrica Vm VCq
2
2
VCC
PVCC 2 R
L
2
VCC
2 Eficincia total 2 25%
P VCC 4VCC
L 8 RL

Amplificador Classe B

Q1
Ic(t)

Vcc
Vo(t)

Vin(t)
RL

0
Compensao de VBE

Q1
Ic(t)

Vcc
Vin(t) Vo(t)

RL
Vbe

Eficincia

Vm2 sin t
T 2 2
1 Vm2
PL
T
0
RL
dt
4 RL

1
T 2
1
T 2
VCCVm sin t V V
PVCC 0 CC C
V I t dt dt CC m
T T 0
RL RL

PL V
m Vm VCC MAX 78.5%
PVCC 4VCC 4
Potncia mxima dissipada no transistor

VCCVm Vm2
PQ PVCC PL
RL 4 RL
2
VCC
PQ max 2
RL

Distoro Harmnica Total - THD


vo t V0 V1 sin 0t 1 V2 sin 20t 2 ... Vn sin n0t n ...

V
n2
n
2

THD
V1


vo t V0 An sin n0t Bn cos n0t
n 1
1
T

V0 vo t dt
T0
A 2
Bn2 2
T

An vo t sin n0t dt
n
n2
THD T0
A12 B12
2
T
Bn vo t cos n0t dt
1
T 2
Vm T0
V0
T Vm sin 0t dt
0

Vm 2, n 1
T 2
2
An
T 0 m 0 0 0, n 1
V sin t sin n t dt

T 2
0, para n mpar
2
Bn Vm sin 0t cos n0t dt 2Vm
, para n par
T 0 n 2 1


Vm Vm 2Vm
vo t sin 0t cos 2n0t
2 n 1 2n 1
2

2

2Vm

THD
n 1
2

2n 1
43.52%
Vm
2
Amplificador Push-Pull

VCC
crossover
QN

Vo(t)
Vin(t)
QP RL

-VCC

Compensao de crossover
VCC

QN

Vben

Vo(t)

Vin(t) | Vbep|
RL

QP

-VCC
Polarizao com diodos

VCC

Rb
Com a polarizao por diodos, possvel
QN
C1 manter estabilidade trmica, mas muito
D1
difcil controlar a corrente de polarizao
Vo(t) dos transistores, pois a juno PN do
Vin(t) D2 RL diodo possui caractersticas ligeiramente
C1
QP diferentes que a do transistor.
Ib

-VCC

Multiplicador de VBE

Com o multiplicador de VBE, possvel manter a estabilidade trmica


e tambm estabelecer com preciso a corrente de polarizao dos
transistores
+ 1 +

Ic
R2 R2

Ib
Ix Q Vo Ix 2 Q Vo

+
R1 R1 Vbe
_

_ _

Vo VBE
R IC I x
2
R2 R2
VBE Vo VBE I 0 Vo 1 BE
V Ix
1 R1 1
R R
B

2 1

I C I B
R R
1 1 Vo 1 2 VBE 2 I x
1 R1 1

R2 1 R
R2 Vo 1 2 VBE
1
R2
1 VBE Ix R2 VBE
1 R1 I R1
R1 x

VCC

1 Rb
R1
1 1 QN

Ix C1

BE o
R2
V V
Q1 Vo(t)

Vin(t)
Para garantir que o transistor C1
R1 RL

polarize, devemos garantir que QP

Ib

R1I x VBE
-VCC
Dissipadores de Calor
O objetivo destas dispositivos dar vazo ao calor produzido na juno
dos transistores de potncia, impedindo que eles queimem.

Resistncia trmica

Em equilbrio trmico, a razo entre a diferena de temperatura e a


potncia transferida atravs do material definida como resistncia
trmica. Isto uma analogia com a resistncia eltrica, que relaciona a
diferena de potencial e a corrente.
R JA R JC R CA

R 12
T1 T2 C
P W
N
T0 TN P R n
n 1

Regio de Trabalho do Transistor em Funo da Temperatura

PQ I C maxVCC



TJ max TA
Q
P
R JA

R JA R JC R CA
Segundo Breakdown

Imagens de infravermelho obtidas de transistores de potncia em operao


mostram que a distribuio de calor na juno no uniforme, criando pontos
quentes. O aparecimento destes pontos est relacionado com a intensidade
de corrente. Os pontos quentes destroem a juno aos poucos, reduzindo a
vida til do transistor. Este efeito conhecido como secundo breakdown (o
primeiro breakdown devido tenso de ruptura da juno)
Exemplo de Projeto

Carga de 8 (alto-falante)
Potncia de 4W na sada
R1=R2=0.5
Eficincia melhor que 50%
Freqncia de corte inferior menor que 50Hz
min=150 para Q3, Q4, Q5 e Q6
min=15 para Q1, e Q2
|VBE|=0.7V para Q3, Q4, Q5 e Q6
|VBE|=0.7V para Q1, e Q2, para IC na faixa dos mA
e |VBE|=1V para IC prximo a 1A
|VCEsat|=90mV para todos os transistores
RJC=4.17C/W
TJmax=150C
Circuito do Amplificador

R4 Q3
Q2 e Q3 formam um Darlington NPN
BC548C
Q2
TIP29C
+Vcc
Q1 e Q6 formam um Darlington PNP
P2
Q4
R1 Q4 implementa o multiplicador de VBE
BC548C Vo(t)

R5 R2 RL
0
Q5 implementa a fonte de corrente
0

Q6
Q1
0
controlada
TIP30C
R6 BC558C
C1
Q5
-Vcc C1 um capacitor de desacoplamento
BC548C
Vin(t) DC
P1 R3 C2

0 C2 um capacitor de bypassing
0
1 - Clculo da Tenso e Corrente Mximas na carga

Vo2max Vo2max
PL max 4W Vo max 8V
2 RL 28
Vo max 8
I L max I L max 1A
RL 8

2 Determinao de VCC Mximo pela Eficincia

Vo max 8
0.5 VCC 12.56V
4VCC 4VCC

3 Anlise do Ciclo Positivo

O ciclo positivo nos permite determinar R4 e o limite inferior para VCC


O pico de sinal positivo de sada coincide
com o corte do transistor Q5. Isto estabelece
a mxima excurso positiva de sinal de
sada.
+ Quando Vo=Vomax=8V temos iC5=0.
VR4 R4
VCC R4 I B3 VBE 3 VBE 2 VR1 8
Q3
_ BC548C
Q2
+Vcc
Ib3 TIP29C
I L max
+
VCC R4 VBE 3 VBE 2 I L max R1 8
3 1 2 1
Ib2
VR1 R1
_ Vomax=8V 0
1
VCC R4 0.7 1 0.5 8
150 115 1
RL
1A

R4 2.416 103VCC 24.64 103


0

R4 0 2.416 103VCC 24.64 103 0


Adotamos
VCC 10.2V

VCC 12V

R4 2.416 103 12 24.64 103 4.35k R4 3.9k


4 Anlise do Ciclo Negativo
1A

+ Vomin=-8V

VR2 R2 RL
_
Q1
Q6 0
TIP30C
Q5 BC558C
+
BC548C
Vin(t)max VCEsat
O pico de sinal negativo de sada coincide
_ com a saturao do Transistor Q5. Isto
+
C2
estabelece a mxima excurso negativa de
R3 VR3
0
sinal de sada e nos permite calcular a
_
tenso de polarizao de R3.
-Vcc
Quando Vo=Vomin=-8V temos VCE5=VCEsat.
0

Vo min VR 2 VBE1 VBE 6 VCEsat VR3 VCC 0

8 0.5 1 0.7 0.09 VR 3 12 0 VR 3 1.71V


5 Ponto de Polarizao

No ponto de polarizao a tenso de sada zero, as correntes nas bases de


Q3 e Q6 so desprezveis e a corrente em R4 ICq5.
Temos tambm que:
VBE 2 VBE 3 VBE1 VBE 6 0.7V
Calculando a tenso de polarizao em R4, temos:

VR 4 q VCC 1.4 12 1.4 10.6V

VR 4 q R4 I CQ 5 10.6 3900 I CQ 5 I CQ 5 2.72mA

Agora calculamos R3

I CQ 5 2.72 103
I B5q I B 5q 18.1 A
5 150

VR 3q R3 I CQ 5 1.71 R3 2.72 103 R3 628.7 R3 560


6 Clculo de R6 e P1

Para manter inalterada a corrente de polarizao


de Q5, recalculamos VR3q com o R3 escolhido:
0
VR 3q R3 I Cq 5 560 2.72 103 VR 3q 1.52V
R6
Q5
IR6 BC548C Para podermos desprezar a corrente na base de
P1 R3 C2
Q5, devemos fazer IR6>>IBq5, no nosso caso
escolhemos IR6>20IBq5.
0

-Vcc
I R 6 R6 I R 6 P1 VCC 0
R6 27.01k R6 27k
I R 6 P1 0.7 VR 3 2.22V
P1 0.23R6 P1 6.13k
0
I 20 I
R6 B5
7 Dimensionamento do Multiplicador de VBE

Vo 4 0.7 2.8V

Icq 5

R5 I CQ 5 0.7V R5 257
P2

Q4
4 1
R5 R5 51.8k
R5
1 1
I CQ 5
VBE Vo
Icq 5

257 R5 51.8k R5 3.9k

P P2
Vo 1 2 VBE 4 0.7 1 3
0.7 P2 11.7 k
R5 3.9 10
8 Clculo dos Capacitores
Para o clculo dos capacitores, precisamos saber a
resistncia vista por cada um.

Clculo de C2 consideramos C1 em curto


1 1
Rin 2 R3 / / re5 9.04 C2 352 F C2 390 F
1
40 I CQ 5 2 fCI Rin 2
R3

Clculo de C1 consideramos C2 em curto

1 1
Rin1 R6 / / P1 / / hie 1.09k C1 2.9 F
1 1 40 I CQ 5 2 fCI Rin1

R6 P1 5 1

Escolhemos o menor capacitor e multiplicamos por, para separar os plos

C1 10 2.9 106 29 F C1 27 F
9 Clculo do Dissipador de Calor
O clculo do dissipador de calor inicia com a determinao da mxima
potncia dissipada em cada transistor de potncia
2
VCC 122
PQ max 2 2 1.82W
RL 8

Em seguida, fazemos uma estimativa da temperatura do ar nas


proximidades do dissipador, com boa margem de segurana. No nosso
caso, adotaremos TA=50C. Podemos ento determinar a resistncia trmica do
dissipador de calor de cada transistor.

R JC R DA PQ max TJ max TA

4.17 R DA 1.82 150 50 R DA 50.8 C W


10 Clculo do Ganho de Tenso
Consideramos o estgio de sada como um buffer de
ganho 1 seguidor de emissor
Calculamos a resistncia refletida Rref na entrada do
buffer
Montamos o modelo AC

R=(R1 ou R2)
1 Vo

Vin R6 P1 hie gmVin R4 Rref


RL

Rref 3,6 1 1,2 1 R RL 150 115 1 0.5 8 20.54k

gm R4 / / Rref 40 I CQ 5 R4 / / Rref
Vo RL RL
Av Av 336
Vin R RL R RL
Amplificador Sintonizado
Os amplificadores sintonizados so empregados quando desejamos
separar e amplificar uma faixa de freqncias de um sinal.

Seletividade
A seletividade do amplificador definida como sendo a razo entre a
freqncia de sintonia e a faixa onde o ganho cai 3dB (faixa de
passagem), ou meia potncia.
0
Q
2 1

Circuito RLC de Segunda Ordem


VCC

L R
C
Modelo AC
Vo Vo

L R
Vin hie gmVin C
Vin

Vbeq
Vo gm s gm j
A s s j A j
Vin C s2 s 1 C 2 j 1
RC LC RC LC

gm2 2
A j A j A j 2
2 *

2
2
C 1
2
RC LC
2

A j mximo quando 2 1 LC 0
2
0
1 A0 gmR
LC

Os pontos de queda de 3dB, so calculados resolvendo a equao:


A j0
2

A j
2

A j0
2
gm 2 2 gm 2 R 2
A j
2
2
2
2
2 C 2 1 2

RC LC
2
2C 2 R 2 2 R 2
C R 1
2 2 4
2 0
LC L
2C 2 R 2 4C 2 R 2
1 LC 1 LC
1
2C R
2 2 2 2
2C R
2C 2 R 2 4C 2 R 2

1 1
LC LC
2
2C 2 R 2
2C 2 R 2 4C 2 R 2
1 LC 1 LC
2
2C R
2 2 2 2
2C R


x a b
y x 2a 2 a2 b2 y x 2a 2 a 2 b2
2

y a b

1 0 R A s
Vo

gm s
2 1 Q 0 RC C s 2 0 s 2
RC 2 1 0 L Vin
0
Q
Amplificadores com Sintonia Sncrona
Filtros sintonizados de segunda ordem com sintonia muito elevada
so difceis de realizar, devido s imperfeies dos componentes,
tipicamente as resistncias parasitas dos capacitores e indutores.
Normalmente, seletividades elevadas so obtidas pela associao em
cascata de amplificadores sintonizados com seletividades idnticas.

ak s s
Ak s Ak s akT s T s
0 0
s2 s 02 s2 s 02
Q Q

Vo s N
H s T s ak
N

Vin s k 1
2N
T j
2N
0 0 1
20
N
2 02 2
0 Q 2
2
2 2

02 N 1 20
2N 2N

T j 0
2 N
2
Q 1 2
02
2
02
2 2 2
0 1 2 0 2 0 0

Q 1
1 20 1 0
2

1
0

02 N 1 0
2N N

T j 0
2 02 2
N

0 Q 2 0
0
2
1

0 0
Qef 1
Qef

02 N 1 1 Qef
2N N

T j 0
2 2
2 2
N

0 0 0 1 1 Qef
0

Qef
2
Q

02 N 1 1 Qef
N
02 N 1
N
N
N
2
2 2 2
2
2 1 1
0 0 0 1 1 Qef 0 0 0 0 2 2
2N
0
0

Qef Qef Qef Q


2 2
Q Q

Q2 N 1
T j0
2N

2N Q
Q2 N N Qef
T j 0 2 1
2
1 21 N 1
2 202 N 2 2
Qef Q
Amplificador de Banda Plana
Fator de Qualidade
Indutor em srie com resistor
Ls
Ls
Rs

Z j Ls Rs QLs
Rs
Indutor em paralelo com resistor
Lp

Rp
Y 1 j Lp 1 Rp Qp
Lp
Rp

Capacitor em paralelo com resistor


Cp

Y jC p 1 Rp Q p R pC p

Rp

Capacitor em srie com resistor


Cs Rs 1
Z 1 jCs Rs Qs
RsCs
Indutores Acoplados
M

+
I1
+ M a indutncia mtua
V1
I2
V2
_
L1 L2
_
k o fator de acoplamento

V1 L1 M I1 M k L1L2 V1 L1 k L1L2 I1
V M V
2 L2 I 2 2 k L1L2 L2 I 2

Modelos equivalentes para indutores acoplados

La L1L2 M 2 L2 M
Lb
1:1
+ . . +

V1
I1
La Lc
I2 V2 Lb L1L2 M 2 M

Lc L1L2 M 2 L1 M
_ _
La Lc
1:1
+ . . +
La L1 M
V1
I1
Lb
I2 V2 Lb M
_ _
Lc L2 M

La
La 1 k 2 L1
a:1
+ . . + Lb k 2 L1
V1
I1 I2
a k L1 L2
Lb V2
_ _

kM L1L2

Acoplamento unitrio
N1 L1
a:1 a
+ . . +
N2 L2
V1
I1 I2
L1 V2
N1/N2 a relao de espiras do
_ _
transformador.
Autotransformador
L L1 L2 2 L1L2
V1
. N 3 N1 N 2
.
V2
.
V1
L1 N1
V2
. L N3 N2
V1 V2 N1

L2 N2
V2 V3 N 2
V3 V3
V3 V1 V3 N1 N 2 N 3

V2 V3 N2 N2

Mltiplos indutores acoplados

1
. . 4 1
. . 4

L1 N1
R1 L1

2
. 2
. Q
R1
L1
L3 N3

L2 N2

3 5 3 5
1
. . 4 1
. . 4

L1 N1

2
. L3 2
. N3 Q
R2
L2
L2 N2
R2 L2

3 5 3 5

1
. . 4 1
. . 4

L1 N1

R3
. . Q
2 L3 2 N3 L3 R3 L3
L2 N2

3 5 3 5
Transformao de impedncia

2
N2
Z1 N1 N2 N1 N2 Z2 Z2 Z1
N 1

2
N2
R1 N1 N2 N1 N2 R2 R2 R1
N1

2
N2
L1 N1 N2 N1 N2 L2 L2 L1
N 1

2
N1
N1 N2 N1 N2 C2
C2 C1
N2
C1
Exemplo
Considere o amplificador sintonizado abaixo. Calcule o ganho e a seletividade.
So dados:

- C1 e C2 so capacitores de bypassing nas freqncias de trabalho;


- L1=25H, L2=25H e L3=10H;
- Fator de qualidade Qb do indutor acoplado igual a 50,
em qualquer freqncia;
- VBE=0.7V e =500 para o transistor.

. . Vo

Vcc
L1
10V
R1 . L3
RL
1000
50k C3
1n L2

C1
Q

Vin
R2 C2
10k R3
1k
Passo 1: Clculo da polarizao do circuito.

R2 10k
VBq VCC 10 1.7V
R1 R2 50k 10k
VEq 1
VR 3 VBq 0.7 1V I Eq I Cq I Cq 1mA
R3 1k
gm 40 I Cq gm 40m


hie hie 12.5k
40 I Cq

Passo 2: Representao do circuito no modelo AC de pequenos sinais,


conforme abaixo.
. Vo

L2
RL
. L3 1000
Vin R1 R2 hie C3
gmVin
50k 10k 12.5k L1
1n
.
Passo 3: Clculo da freqncia de ressonncia.

1 1
0 0 6.32 106 rad s
L1C3 25 106 1 109

Passo 4: Clculo da resistncia parasita do indutor.

Rp Rp
Qb 50 R p 3160
0 L3 6.32 10 10 10
6 6

Passo 5: Clculo das relaes de espiras.

N1 L1 25 106 N1 N1 N 2 L1 25 106 N1 N 2
1 1.58
N2 L2 25 106 N2 N3 N3 L3 10 106 N3 N3

N1 N 2 N1 N 2
3.16 N1 N 2 2
N3 N1
Passo 6: Representao do indutor acoplado pelo modelo transformador ideal
e indutor.
. Vo

N2

. Rp RL
N3 L3
3160 1000
1u
10u
Vin R1 R2 hie C3
gmVin
50k 10k 12.5k N1
1n
.

Vc

Vo

Vin RBeq C L R
gmVin N1+N2 N3

2 2
N1 9 1 9
C 1 10 110 C 250 pF
N1 N 2 2
N1 N 2
2

3160 / /1000 R 7.59k


2
R 3160 / /1000 3.16
N3
N1 N 2
2
6
25 106 L 100 H
2
L 25 10 2
N1

RBeq 50 103 / /10 103 / /12.5 103 RBeq 5k

Passo 7: Clculo da seletividade.

Q 0 RC 6.32 106 7.6 103 250 1012 Q 12

Passo 8: Clculo do ganho na freqncia de sintonia.

VC j0
gmR 40 103 7.6 103 303.4
Vin j0

V0 j0 N3 1
0.316
VC j0 N1 N 2 3.16

V0 j0 V0 j0 VC j0 V0 j0
0.316 304 96.2
Vin j0 VC j0 Vin j0 Vin j0
Amplificadores Classe C
Os amplificadores em classe C so empregados nos estgios de sada de
potncia dos circuitos de rdio freqncia RF, devido sua elevada eficincia.
Estes amplificadores operam com ngulo de conduo menor que 180.

VCC

Vo(t)

C1 L1 L2 RL

Vin(t)

Vbq
O sinal em corrente apresenta mltiplas cpias nas freqncias
harmnicas. O sinal de tenso sintonizado na freqncia fundamental.

Eficincia do Amplificador Classe C


Para o clculo da eficincia, consideremos o sinal de entrada senoidal
e um ngulo de conduo para o transistor, de forma que a corrente
de coletor exista somente no intervalo -t t t.

cos 0t cos ; t t t
2 0
2
IC t t T
0; T 2 t t e t t T 2
T
Srie de Fourier de IC(t)

I C t I 0 Bn cos n0t
n 1

1
t
1
t

I 0 iC t dt cos 0t cos dt
T t T t
t t
2 2
Bn T iC t cos n0t dt T cos 0t cos cos n0t dt
t t

Tenso de coletor na freqncia 0


sin cos
VC t VCC B1 Z j0 cos 0t B1

Corrente DC no coletor

sin cos
I0

Excurso mxima de tenso no coletor

Potncia mdia fornecida pela fonte de alimentao

sin cos VCC


PVCC I 0VCC

Potncia mdia fornecida carga RL

I C t I 0 iC t I 0 B1 cos 0t

2
1 N1
PL RCeq B12 RCeq RL
2 N2
N1 N1 1
VC Vo RCeq B1 RCeq Vo
N2 N 2 B1

1 N1 N1 sin cos Vo
PL Vo B1
2 N2 N2 2

Eficincia

PL

sin cos Vo N1
PVCC 2 sin cos VCC N 2
N2 N2
Vo VC VC max VCC Vo max VC max
N1 N1

max
PL

sin cos
PVCC 2 sin cos

limmax 1 100%
0
Redes de Casamento de Impedncias
Nos amplificadores de potncia de RF, normalmente necessrio compatibilizar o
nvel de impedncia da carga com a impedncia do coletor, para obtermos a
mxima transferncia de potncia. Por vezes, necessrio simplesmente refletir a
resistncia da carga para o coletor, com valor mais alto ou mais baixo, dependendo
da potncia que desejamos produzir. Na faixa de freqncias dos MHz, isto pode
ser feito com transformadores projetados para aplicaes em RF. Entretanto, para
freqncias na ordem de centenas de MHz, esta tarefa s pode ser realizada com
redes de casamento de impedncias. Estas redes tambm fornecem a filtragem
necessria para eliminao dos harmnicos gerados no estgio classe C.

Transformaes de Impedncias
Os indutores e capacitores com perdas, em uma determinada freqncia 0,
possuem uma representao srie e paralela equivalentes. Na passagem de
uma representao para a outra, o valor dos componentes alterado,
principalmente do resistor. Esta propriedade utilizada para modificar o nvel de
impedncia da carga.
Transformao indutor srie-paralelo com resistor

02 L2s
Z j0 L R Rs
2 2
0 s
2
s 2
1 Rs Q 2 1
R
R p Rs Q 2 1
s

1 1 1 R p2 1
Y j0 1 Q2 1
02 L2p R p2 R p 02 L2p Rp
0 Ls
Q
Rs 1
R p Rs Q 1
2 Lp Ls 1 2
Rp Q
Q
0 Lp

0 Ls Rp
Q Lp

Ls
Rs 0 Lp
Rs

Rp

Rp
Rs R p Rs Q 2 1
Q 2
1

Lp 1
Ls Lp Ls 1 2
1 Q

Q2
1

Transformao capacitor paralelo-srie com resistor

1 1 1
Y j0 02C p2 2
2 2 2
C R
0 p p 1 Q2 1
Rp Rp Rp
Rp
Rs
Q2 1
1 1
Z j0 R 2
R 1 R Q 2
1
0 Cs
2 2 s s
0 Cs Rs
2 2 2 s
0 C p R p Q
Rp 1
Rs Cs 1 2 C p
1 Q2 1 Q
Q
0Cs Rs

1
Q 0 C p R p
0Cs Rs
Cp

Cs Rs

Rp

Rp
R p Rs Q 12
Rs
Q 2
1

Cs 1
Cp Cs 1 2 C p
1

Q2
1 Q

Rede com T de capacitores e indutor

Esta rede empregada quando desejamos fazer o casamento de impedncia


com uma carga representada por um capacitor em srie com resistor .

1
X L1 0 L1 X C1
0C1
1 1
X Cout X C2
0Cout 0C2

Parte da reatncia de L1 usada para cancelar Cout na freqncia 0

X L2 X L1 X Cout Definir
0 L2 X L2
X L2 QRs
L2 C2 Q
Rs Rs
Rs C1 RL

X L1 QRs X Cout
Aplicando as transformaes de impedncias

Rsp Q 2 1 Rs
Rsp C1 C2p
L2p RLp

1 1
L2 p 1 2 L2 X L2 p 1 2 X L2
Q Q O casamento de impedncias
ocorre quando:
1
X L2 p 1 2 QRs
Q Rsp RLp

1 X C22 1 1 1
RLp 1 R 1 2 RL 0
C R 2 L RL X L2 p X C1 X C2 p
0 2 L

C2 RL2
C2 p X C2 p 1 2 X C2
1 0C2 RL XC
2

2
Rsp RLp

Rsp Q 2 1 Rs RLp Q 2 1 Rs

X C22
X C2 RL Q 2 1 Rs
RL
1
RLp 1 2 RL
RL

1 1 1
0
X L2 p X C1 X C2 p

Rs 1 Q 2
RL
2
X C1
1 2 X C2
1 Q2 1
X C2 p Rs
XC Q
2 RL

1
X L2 p 1 2 QRs
Q
Rede em Rede em Modificada

1

Q

1 X L1 X Cout
X C1 Rs X Cout
X C1 QRs
Rs RL
X C2 RL
Q2 1 Rs RL X C2 RL
Rs
RL Rs

QRs Rs RL X C2 Rs RL
X L1 X L2 X C1
Q2 1 X C2
Redes de Casamento com Zeros de Transmisso

Os amplificadores de potncia em RF normalmente possuem especificaes


rgidas com respeito rejeio de harmnicos. Por exemplo, uma emissora de
rdio que opera na freqncia de 50MHz, potncia de 500W e -30dBc de 2
harmnico, emite 500mW de sinal indesejvel na freqncia de 100MHz. Este
valor suficiente para interferir ou at mesmo obscurecer uma emissora que
opere em 100MHz.
As redes de casamento de impedncias normalmente so usadas em
amplificadores classe C, que geram uma grande quantidade de harmnicos.
Embora as redes sejam filtros passa-banda, a atenuao de 2, 3 ou
harmnicos mais altos, em geral no suficiente para atender s normas
legais de radio difuso. Uma forma eficiente e simples de resolver este
problema, a colocao de um ou mais zeros de transmisso, posicionados
nas freqncias harmnicas que desejamos eliminar.
Zeros de transmisso com circuito LC paralelo

Lx

L
1 2 1 2
Cx

j0 Lx
j0 L 1
1 02 LxC x
x n2 L
L 1

1
Cx
n0
2

1 n2 102 L
LxCx
Zeros de transmisso com circuito LC srie

1
Cx

C
Lx

j0C x
j0C
1 02 LxC x 1

x n2 C
C 1

1
1 Lx
n0
n2 102C
2

LxCx
Exemplo: Casamento de impedncias de uma antena de 50

Realizar o casamento de impedncias de uma antena de 50 com uma


fonte de sinal operando em 100MHz e cuja impedncia de sada um
resistor de 2 em paralelo com um capacitor de 10pF.

Primeira tentativa: 2 50
X C2 50 0.995
Rs=2 L1 10 1 2 50
2

Vin Cout C1 C2 RL=50


10 2 2 50 0.995
X L1 1.19
102 1
1
0 2 100 106 628.3 106 rd s X C1 0.2 C1 7.96nF
0C1
1
X Cout 159.15 1
12
10 10 628.3 10 6 X C2 0.995 C2 1.6nF
0C2
Definindo Q 10 X L1 0 L1 1.19 L1 1.89nH

1 10 1 10 1
4.9937 X C1 0.2 Componente
X C1 2 X Cout 2 159.15
invivel
Segunda tentativa
Rs=2 C1 L2
Vo

Vin Cout C2 RL=50


L1

1
X Cout 159.15
10 1012 628.3 106

X L1 X Cout 159.15
X L1 0 L1 159.15 L1 253.3nH
Definindo Q 10
1
X C1 20 C1 79.6 pF
X C1 10 2 20 0C1
1
X C2 10.2 C2 156.0 pF
2 0C2
X C2 50 10.2
50 2
X L2 0 L2 29.8 L2 47.42nH
2 50
X L2 20 29.8
10.2
Cancelamento do segundo harmnico

L2x
1
Rs=2 C1 L 1
2 x 22 L2 L2 x 35.57nH
Vo


C2x
C2 1
C2 x
Cout RL=50
C2 x 17.8 pF
Vin L1

0 2
2 2
1 2
L

20

10

-10
Ganho (dB)

-20

-30

-40

-50

-60
1.0E+07 1.0E+08 1.0E+09
Freqncia (Hz)
Impedncia para grandes sinais
Quando um dispositivo no linear submetido a uma fonte de tenso ou
corrente senoidal, a forma de onda da corrente ou tenso no senoidal,
tornando a definio de impedncia sem sentido. Mas se observarmos os
sinais na freqncia fundamental 0, excluindo os harmnicos, podemos
definir a Z(j0) ou Y(j0). Entretanto, o mdulo e a fase sero dependentes da
amplitude do sinal.

Forma prtica para determinar a


impedncia para grandes sinais
Aplicao em transistores

Obs:
A impedncia Zo* uma abstrao. Na verdade, ela
representa a o conjugado da impedncia que o transistor
necessita no coletor para desenvolver uma certa potncia de
sada. Somente a parte capacitiva de Zo* tem sentido fsico.
Exemplo

1.5 25
20
1
15

Corrente (m A)
10
Tenso (V)

0.5
5
0 0
-0.5 -5
-10
-1 -15
-20
-1.5
-25
9.95 9.96 9.97 9.98 9.99 10.00
9.95 9.96 9.97 9.98 9.99 10.00
Tem po (s)
Tem po ( s)
Exemplo de projeto de um amplificador classe C

Considere um amplificador em classe C com 15W de potncia de sada,


operando na freqncia central de 40MHz. A resistncia interna da fonte
de sinal (gerador) e a antena (carga) so iguais 50. O transistor usado
o MRF233, cujas especificaes so:

- Potncia mxima de sada igual a 15W;

- Ganho de potncia igual a 10dB;

- Tenso tima de coletor igual a 12.5V;

- Impedncia de entrada para grandes sinais, na freqncia de 40MHz, igual a


Zin(j0)=1-j2.3;

- Impedncia de sada para grandes sinais, na freqncia de 40MHz, igual a


Zo*(j0)=6.4-j4.4.
Vcc

12.5V
Lc

L2 C4
Vo
Rs=50 C2 L1

C3 RL=50

Vs Lb
C1

Rs=50 C2 L1 Xcin=2.3 R1=6.4 Xcout=4.4 L2 C4


VL

Vs Rin=1 Vo C3 RL=50
C1

Rede de entrada Rede de sada


Rede de sada

Z o* j0 6.4 j 4.40
Rs=50 C2 L1 Xcin=2.3 R1=6.4 Xcout=4.4 L2 C4

Definindo Q 10 VL

Vs Rin=1 Vo C3 RL=50
C1

0 2 40 106 251.33 106 rd s

X Cout 4.4

X L2 QR1 X Cout 10 6.4 4.4 68.4


B 646.4
X C3 98.687
R1 1 Q 2 6.4 1 102 Q A 10 3.45
A 1 1 3.45
RL 50 X L2 68.4
L2 L2 272.15nH
0 251.32 10 6

B R1 1 Q 2
6.4 1 10 646.4
2

1 X C3 1 98.687
C3 C3 40.3 pF
0 251.32 10 6

X C4 ARL 3.45 50 172.5


1 X C4 1 172.5
C4 C4 23.1 pF
0 251.32 10 6
Rede de entrada

Zin j0 1.0 j 2.30

Definindo Q 20 Rs=50 C2 L1 Xcin=2.3 R1=6.4

X Cin 2.3 Vs
C1
Rin=1 Vo

X L1 QRin X Cin 20 1 2.3 22.3

Rin 1 Q 2 1 1 202
A 1 1 2.65
Rs 50

B Rin 1 Q 2 1 1 202 401


X L1 22.3
L1 L1 88.73nH
0 251.32 10 6

B Rin 1 Q 2 1 1 202 401


1 X C2 1 132.5
C2 C2 30.0 pF
X C2 ARs 2.65 50 132.5 0 251.32 10 6

B 401 1 X C1 1 23.1
X C1 23.1 C1 C1 172.2 pF
Q A 20 2.65 0 251.32 106
Clculo do indutor Lc Clculo do indutor Lb

Resistncia Rc Resistncia Rb
vista por Lc vista por Lb

Rs=50 C2 L1 Xcin=2.3 R1=6.4


R1=6.4 Xcout=4.4 L2 C4
VL

Vs Rin=1 Vo
Vo C3 RL=50 C1

Rb Z in* j0 / / Z in j0
RC Z o* j0 / / Z o j0
1
Rb 3.1
1 1

RC
1
4.7 1 j 2.3 1 j 2.3
1 1

6.4 j 4.4 6.4 j 4.4 0 Lb 3.1 Lb 12.3nH Lb 1 H

0 LC 4.7 LC 18.7nH LC 1 H
Quando a impedncia de sada para grandes sinais no dada, possvel
estim-la. Conhecendo a mxima excurso de sinal no coletor, a capacitncia
parasita e a potncia mdia de sada, podemos calcular a resistncia
equivalente no coletor.
A capacitncia de sada Cce do
PL 15W 0 MRF233 320pF. Fazendo a
V VCEsat transformao RC em paralelo com Cce
2

PL CC para R1 em srie com Cout:


2 RC
12.52 Z o* j0 4.4 j1.9
15 RC 5.2
2 RC

R1=4.4 Cout=2.1nF
Vc Vc

Io Rc=5.2 Cce=320pF Vo
Osciladores Senoidais
O oscilador um amplificador realimentado, cuja malha de
realimentao produz plos no semiplano lateral direito (SPLD).

Vin(s) A H1(s) Vo(s)


Critrio de Barkhausen

AL j AH1 j H 2 j
H2(s)
Re AL jo 1
Vo s AH1 s
H s Im AL jo 0
Vin s 1 AH1 s H 2 s

1 AH1 s H 2 s 0 Condio Suficiente

AL j AH1 j H 2 j

AL jo 1
Vin(s) A H1(s) Vo(s)


AL jo 0
VA(s) H2(s)
Osciladores Colpitts em Base Comum

Modelo AC em malha aberta


L Vo
RL
Rb1 C1
Q
VA
Vo(t)
Vcc
L C2 Cb'e Re re
Q C1 Vin RL

Cb
C2 C2 Cbe
Rb2
Re C2

Re Re / / re

VA s gmC1RL Re Ls 2
H s
Vin s C1C2 LRL Res 3 L Re C1 C2 C1RL s 2 ReRL C1 C2 L s RL

gmC1Re Ls 2
H1 s lim H s
RL C1C2 LRes 3 LC1s 2 Re C1 C2 s 1

gmC1RL Ls
H 2 s lim H s
R C1C2 LRL s 2 L C1 C2 s RL C1 C2
gmC1Re L 2
H1 j
1 LC1 2 j Re C1 C2 C1C2 LRe 3
jgmC1RL L
H 2 j
RL C1 C2 C1C2 LRL 2 jL C1 C2
Condio de fase
H1 j0 0 H 2 j0 0

j Re C1 C2 0 C1C2 LRe03 0 RL C1 C2 C1C2 LRL02 0

1 1
0
CC C1 C2 Cb ' e
L 1 2 L
C1 C2 C1 C2 Cb ' e
Condio de ganho

C
H1 j0 gmRe 1 2
gmRL
H 2 j0
C1 C2
1
C1

H1 j0 1 H 2 j0 1

C2 1 gmRe C2
gmRL 1
C1 gmRe C1

1 gmRe C2
gmRL 1
gmRe C1
Condio quase tima de mximo ganho

H1 j0 H 2 j0

C gmRL C2 RL C Cb ' e RL
gmRe 1 2 1 2 1
C1 C2 C1 Re C1 re / / Re
1
C1
Oscilador Colpitts em Emissor Comum

XL
Modelo AC

C2 Vo(t)
L L

Rb1 C1 RL
Vcc Cb
Q
Vo(t) RL C1 C2
Rb2
Q

Rb2 Re
Ce

Condio quase tima de mximo ganho


1
0
C2 Cb ' e C1
L C2 Cb ' e RL
C2 Cb ' e C1
C1 Rb 2 / / hie
1 C Cb ' e
2 gmRL
gm Rb / / hie C1
Oscilador Hartley em Base Comum

L1 Modelo AC
RL C
Vo(t)
Rb1 L2
L2 Q

Vcc
Vo(t)
RL C L1
Re

Q Ce

Cb Rb2
Re

Condio quase tima de mximo ganho


1
0
L1 L2 C
L2 RL
1
L1 Re / / re
1 L
1 2 gmRL 1
gm Re / / re L1
Oscilador Hartley em Emissor Comum

L1
Modelo AC
C

Cb L2 Vo(t)
Rb1
RL C

Q
Vo(t)
RL L2 L1
Q Vcc Rb2

Rb2 Re
Ce

Condio quase tima de mximo ganho


1
0
L1 L2 C L2 RL

L1 Rb 2 / / hie
1 L2
gmRL
gm Rb 2 / / hie L1
Ajuste da freqncia de oscilao

A freqncia de oscilao do oscilador Colpitts pode ser ajustada utilizando um


indutor varivel L ou adicionando um capacitor CV em paralelo com o indutor.
Emissor Comum
Base Comum
XL

L RL
Cv
Rb1
C2
Vo(t) L
Cv
Vcc
Rb1 C1 RL
C1 Vcc Cb
Q

Vo(t)

Cb Rb2 Q
Re C2

Rb2 Re
Ce

1 1
0
C C C C Cb ' e
L CV 1 2 L CV 1 2
C1 C2 C1 C 2 Cb'e
Exemplo de Projeto Oscilador Colpitts

- Freqncia de oscilao 400kHz.


- Resistncia de carga RL=10k.
- Indutncia L=100H.
- Tenso de alimentao VCC=10V.
- Tenso de polarizao de emissor VEq=1V.
- Excurso de tenso no coletor igual a 10V.
- =500, Cbe=0 (desprezvel) e VBEq=0.7V.

Rb1 L
41.5k 100u RL
10k

Vo
Vcc
Q1 C1 10V
BC548B 1.7n

Cb
3.5n Rb2 Re C2
8.5k 1k 31.7n

0
Polarizao

Vm 10
I Cq 1mA
RL 10 103

VEq 1 Re I Cq 1 Re 1 103 1 Re 1k

VBq 1 0.7 1.7V


Rb1 L

VRb1 1.7V 41.5k 100u RL


10k

Vo

VRb 2 10 1.7 8.3V


Vcc
Q1 C1 10V
BC548B 1.7n

1 103 1 103 Cb

I Bq 2 A 3.5n Rb2 Re C2


8.5k 1k 31.7n
500
0
3 3
1 10 1 10
I Bq 2 A
500
VRb 2 1.7
Rb 2 Rb 2 8.5k Rb1 L

I Rb 2 200 106 41.5k 100u RL


10k

Vo

VRb1 8.3 Vcc

Rb1 Rb1 41.5k


Q1 C1 10V
BC548B
6 1.7n
I Rb1 200 10
Cb
3.5n Rb2 Re C2
8.5k 1k 31.7n
VT 0.026
hie 6
13k
I Bq 2 10 0

1 1
Cb Cb 3.5nF
2 10 10 Rb1 / / Rb 2 / / hie 2 10 10 41.5 10 / /8.5 10 / /13 10
3 3 3 3 3

C C2
2 400 103
1 2 1
02 1 631.65 106
CC CC C1C2
L 1 2 100 106 1 2
C1 C2 C1 C2

C2 RL 10 103 10 103 C
1 1 1 2 19
C1 Re / / re VT 0.026 C1
1 10 / / 1 10 3
/ /
I
3
1 103
Cq
C1 C2
C C 631.65 10
6

1 2 C1 1.7nF

C
2 19 C2 31.7nF
C1

Osciladores a Cristal
Osciladores a cristal so empregados quando necessrio altssima
estabilidade de freqncia.

Cristal de Quartzo Efeito Piezeltrico


Modelo Eltrico do Cristal

LN
L1 L2 L3

Cp C1 C3 C3 CN

RN
R1 R2 R3

Mltiplos circuitos RLC srie com freqncias de


ressonncia harmnicas.

Desprezando as resistncias, a impedncia dada por:


CS C P
P
s 2 LS CS 1 1 2 S2 LS CS CP
Z s 3 Z j j
s LS CS CP s CS CP CP 2 P2
1
S
LS CS
Modelo Eltrico do Cristal no Modo Fundamental

Os cristais so normalmente usados no


modo fundamental, onde a freqncia de
oscilao est entre s e p. Isto porque
nos outros modos a perda muito elevada
e condio de ganho dificilmente
alcanada.

s freqncia de ressonncia srie


Ls
p freqncia de ressonncia paralelo
Cp Cs

Rs
Exemplo de Cristal Verdadeiro

Considere um cristal oscilador com Cp=4pF, Cs=0.04pF,


Ls=250mH e Rs=125

1 1 1 107 rd s
S
3 12

LS CS 250 10 0.04 10 1.5915494MHz

CS C P 0.04 1012 4 1012 1.0049876 107 rd s


P 3 12 12

LS CS CP 250 10 0.04 10 4 10 1.5994874MHz

S LS 1 107 250 103


Q Q 20000
Rs 125
Oscilador Colpitts a Cristal
Modelo AC em Emissor Comum
XL
RL
Vo(t)
Rb1 XTAL XTAL

Vo(t)
Vcc
Q
Q RL C1 C2
C1 Rb1 Rb2

Rb2 C2
Re
Ce

1
CS C1C2
C C CS CP
C1C2 C1 C2
CS C P CP 1 2
C1 C2 C1 C2
0
C1C2 LS CS 0 S
LS CS CP
C1 C
2
Equaes de Projeto

O cristal assume qualquer valor de


reatncia indutiva no intervalo de
freqncias S P.

Cp
Cp

L
L Rs

RL C1 C'2 Rb
C1 C'2 Rb
RL
Para podermos desprezar o resistor RS, devemos fazer o
fator qualidade de L muito maior que de C1 e C2.

0 L 0 L
0C1RL 0C2 Rb
RS RS

De forma equivalente
02 L
02 C1RL C2 Rb
0 L RS
0 C1RL C2 Rb
RS 1
02 C1RL C2 Rb
C C
Rb Rb1 / / Rb 2 / / hie RS CP 1 2
C1 C2

C2 C2 Cb ' e C2 RL

C1 Rb
1
02
C C 02CP2 RS RL 202CP2 RS RL Rb 02CP2 RS Rb 4
L CP 1 2 C1
C1 C2 20 RL RS
Oscilador Colpitts a Cristal com Ressonncia Srie

L RL
Rb1

Vo(t)
Neste caso, a realimentao s forte
Vcc

C1
quando o cristal apresenta baixa
Q
XTAL impedncia. Isto obriga a freqncia
oscilao ser muito prxima de S.
Cb Rb2
Re C2
Oscilador Pierce com Porta Lgica

O objetivo utilizar a porta inversora na


regio proibida, onde funciona como
amplificador de ganho negativo muito
elevado.

R
Vo
Vo

R
Vdd

XTAL
C2 C1 XTAL
C2 C1
Equaes de Projeto

Vo
L Rs
Vin
VA

C2 C1 Ro gmVin Vin

VA s Lgm
1
H s R H j 1
in RS C1 C2
o 1 0
V s C1 C2


0
H s A V s LC C H j Ro gmC1 1
2 V s

1 2
R 0
S 2 0
C2
in

1
H1 j0 H 2 j0 C1
0 Ro RS

LC1C2 gm gm gm Ro
1 02 C2
C1 C2 RS C1C2 RS C1C2 0 RS
Modulao de Amplitude (AM)
Sinal AM com Portadora

v t A 1 mf t cos 0t

m ndice de Modulao, 0 m 1

f(t) Sinal Modulador, 0 f(t) 1 e valor mdio igual a zero

cos(0t) Portadora
Sinal AM com Portadora no Tempo

CB
m
CB

Anlise no domnio da Freqncia

F v t F A 1 mf t cos 0t

F A 1 mf t F cos 0t
1
F v t V
2

V
A
2

F1 m F f t F cos 0t
A Am
V F1 F cos 0t F f t F cos 0t
2 2

V A 0 0 AmF 0 0
1
2

V A 0 0
1 1
AmF 0 AmF 0
2 2

AM DSB
Sinal AM sem Portadora AM-SC

Sinal AM Single-Side Band


Circuito Modulador AM de Alto Nvel

Rb3
C3
Q2
Ce

Vo(t)
Sinal de Entrada
Cv

vin t Vm sin mt
Rb1 L1 L2 RL
Vcc
Vin(t)

Q1 C1

D
Sinal no Emissor de Q2
Cb
VCC
ve t Vm sin mt
Re C2
Rb2
2

Sinal no Coletor de Q1
VCC V
vC t Vm sin mt CC Vm sin mt cos 0t
2 2
Diferena de Potencial em L1

V
vL1 t vC t ve t CC Vm sin mt cos 0t
2
Tenso de Sada vo(t) f t

N 2 VCC N 2 VCC 2Vm


vo t Vm sin m 0
t cos t 1 sin m cos 0t
t
N1 2 N1 2 VCC

2Vm
A
N 2 VCC m
N1 2 VCC

A excurso de sinal mxima e simtrica alcanada quando a variao de


tenso no coletor de Q1 dividida pela variao de corrente igual carga AC
vista pelo coletor.

Carga AC no Coletor de Q1

N12
RCeq 2 RL
N2
VCC
Vm sin mt
2 V
I C1 I Cq CC
RCeq 2 RCeq
Polarizao Dinmica
VCC
Vb 2 vin t VBEq 2
2
V Rb 2
Vb1 vin t CC VBEq 2 Vd Vd
2 b1
R Rb2 C3
Rb3

Q2
Ce

VCC Rb 2
in
v t V Vd Vd VBEq1 Vo(t)


BEq 2
2 b1
R R
I C1
Cv
b2 Rb1 L1 L2 RL

Re Vcc
Vin(t)

C1
VBEq1 VBEq 2 Vd
Q1

Cb
C2
Rb 2 Rb 2 VCC Re

I C1 vin t
Rb2

Re Rb1 Rb 2 Re Rb1 Rb 2 2

vin t Vm sin mt
Quando Vm=0, sem sinal
modulador, a corrente de
VCC VCC
Vm sin mt Vm sin mt polarizao no coletor :
I C1 2 I C1 2
Re Rb1 Rb 2 RCeq I Cq
VCC
Rb 2 2 RCeq
Dimensionamento dos Capacitores

Os capacitores so dimensionados em
funo da freqncia de corte e a
resistncia vista. Rb3
C3
Q2
Ce

- Capacitor Cb Vo(t)

O capacitor Cb no deve afetar o sinal Rb1


Cv
L1 L2 RL
Vcc
modulador, mas deve aterrar a base de Vin(t)

Q1 na freqncia de oscilao. Q1 C1

A resistncia vista por Cb : D

Cb
Re C2

RCb Rb1 / / Rb 2 / / hie1 1 1 Re


Rb2

1
Cb
Cb RCb
- Capacitor C3

O capacitor C3 deve deixar passar


totalmente o sinal modulador.
A resistncia vista por C3 :
1
RC 3
1 1 1

Rb 3 Rb1 Rb 2 / / hie1 1 1 Re Re R R
b1 b 2 2 1
Rb 2
1
C3
C 3 RC 3 Rb3
C3
Q2
Ce
- Capacitor Ce
Vo(t)

O capacitor Ce no deve afetar o sinal Cv


Rb1 L1 L2 RL
modulador, mas deve aterrar a base de Vcc
Vin(t)
Q1 na freqncia de oscilao.
C1
A resistncia vista por Ce : Q1

hie 2 1 I Cq 1
RCe re
Cb
Ce Re C2

2 1 h CeVT
Rb2

Ce ie 2
2 1
Limitaes no valor de Ce

O transistor Q2 deve operar sempre em classe A.


Portanto, a corrente Ie(t) deve ser sempre maior
que zero, ou seja: Q2

I e2 t I C1 t I Ce t 0 Ie( t)
Ice(t) Ce

VCC Ic1(t)

Vm sin t
I C1 t 2
RCeq
dvCe t dv t
I Ce t Ce Ce in CeVm cos t
dt dt
VCC
Vm sin t
Ie t 2 CeVm cos t 0
RCeq

I Cq1 1 4 Vm VCC
2
V 4V
2 2

Ce CC m
Ce
2mVm RCeq mVm
Circuito Modulador AM de Alto Nvel com Amplificador Classe C

Rb2

Q2
C3 D1 Ce

D2
Q3

Rb1 L1
Vcc
C1 L2
Vin(t)
Vo(t)
Cb
Q1

C2 RL
Vc(t) Lb
Modulador Chopper

R
Va(t) Filtro
+
sintonizado
Vin(t) CHAVE Va(t) na Vo(t)
freqncia
Vc(t)
da _
portadora
Modelo Matemtico

0, para vC t 0
va t vin t S t S(t) a funo amostragem S t
1, para vC t VC

Considerando S(t) par, sua srie de Fourier :

1 2 1
n

S t cos 2n 1 0t Aps a filtragem:


2 n 0 2n 1
2A
vin t 2 1

n
vo t vin t cos 0t
va t v t cos 2n 1 0t
2 n0 2n 1 in
Exemplo de Circuito

Va(t)
Vo(t)
R1
VCC Q
_
D1 D3 +
Vd I1
R2 Vc(t) Vd L RL
+ C
_
Vin(t)
C RL _ Re
L +
Vd I2 Vd
+
_ D2 D4
Va(t) Vo(t)
R1
Q


D1 D3

Re
Quando VC(t) positivo, I1 e I2 polarizam
R2
os diodos D1, D2, D3 e D4, fazendo Va(t)=0.

Vin(t)
-VEE
Quando VC(t) negativo, D1, D2, D3 e D4
D2 D4

Vc(t)
despolarizam, fazendo Va(t)=Vin(t).
O amplificador sintonizado seleciona a
componente na freqncia fundamental.
Limites de Operao

A chave analgica funciona adequadamente quando todos os diodos esto


conduzindo ou cortados simultaneamente.
Va(t)
Vo(t)
R1
_ Q
D1 D3 +
Vd I1
R2 Vc(t) Vd L RL
+ C
_
Vin(t) I3 I4
+
_ Re
Vd I2 Vd
_
+
D2 D4

vin t Vm sin(t )
vC t VC cos(0t )
Limite de operao
Valores mximos para as correntes Ix I y 0
I1 I 2 I x V 2Vd
Ix C R1
2 R2 Vm VC 2Vd
R2
I3 I 4 I y Iy
Vm R
2 R1 vin t 1 VC 2Vd
R2
Seletividade, Ganho e Sinal de Sada

RL
Seletividade QC
0 L

H j0
1 RL
Ganho na freqncia de sintonia 0
R1 hie 1 Re

2 H j0
Sinal de sada no tempo vo t vin t cos 0t

Modulador por Dispositivo no Linear

Dispositivos no lineares podem ser usados para realizar multiplicao

vC t VC cos 0t

vin t Vm sin t

Y vin t vC t

Expanso de Y(V1(t)) em srie de potncias



va t a0 an vin t vC t
n

n 1

Aps filtrar o sinal Va(t), obtemos os termos agrupados em cos(0t)



vo t VC H j0 a1 cos 0t 2a2vin t cos 0t nanvin t cos 0t
n 1

n 3

2a2
a n 1
vo t a1VC H j0 1 vin t cos 0t a1VC H j0 n n vin t cos 0t
a1 n 3 a1
Distoro Harmnica

Desprezando a distoro harmnica

2a
vo t a1VC H j0 1 2 vin t cos 0t
a1
Implementao com JFET

N1 : N2
Vo(t) 2
Vgs
C L1 L2 RL I d I DSS 1
VP

Vgs vin t VP vC t
Q
Vcc Id

1:1
Vin(t)

vin t 2 2vin t vC t vC t 2
|Vp| Vc(t)
I d I DSS
V 2

P

vin t vC t
2

vC t VC cos 0t I d I DSS
V P
2
2 I V R N1 Como a tenso Vgs no pode ser menor
vd t DSS 2 C L vin t cos 0t que Vp, somos obrigados a fazer
VP N2
modulao com portadora.
2 I DSSVC RL N1 2 I DSSVCVm RL N1
vo t vin t cos 0t vo t 1 mf t cos 0t
N2 N2
2 2
VP VP
Multiplicador Analgico Clula de Gilbert

Vcc

A clula de Gilbert um multiplicador


IA IB
RL
I4
RL
de quatro quadrantes, que tem
Vo1 Vo2 aplicaes em circuitos moduladores,
I3 demoduladores sncronos e circuitos
de processamento analgico de sinais.
I2 I5
1 2

+
Vx
_

+ I1+Iy I1-Iy
Iy
Vy
_ Re

I1 I1

-Vee
Vcc Vy
Iy
Re
IA IB
RL RL
I4
I1 I y Vx
I2 2 gm1
Vo1 Vo2

I3
2
I1 I y V
I2
2
I5
I
3 gm1 x
1 2 2

+
I I1 I y V
gm2 x
4
Vx
_ 2 2

+ I1+Iy I1-Iy I I1 I y V
gm2 x
5
Iy
Vy 2 2
_ Re

Vx
I1 I1
I I
A 2 4 1
I I gm2 gm1
2

-Vee I I I I gm gm Vx


B 5 3 1 1 2
2
I1 I y Vx I y VxVy
gm1 2V I A I1 2V
A 1 2R V
I I
T T e T

gm I1 I y I I Vx I y I I VxVy
2 2VT B 1 2VT B 1 2 ReVT

Vcc

RL
V
o1 CC V R I
L A VCC R I
L 1 VxVy IA

IB
2 ReVT RL
I4
RL

Vo1 Vo2

V V R I V R I RL V V I3

o 2 CC L B CC L 1
2 ReVT
x y
I2 I5
1 2

+
R
Vo1 Vo 2 L VxVy Vx
_
ReVT
+ I1+Iy I1-Iy
Iy

O limite de operao linear Vy


_ Re

determinado pela mxima tenso


I1 I1
diferencial, ou seja:
max Vx 77mV -Vee
Exemplo de Modulador

RL

Vo
N2 C
1
0 T1

L2C N1 N1

Vcc

T2

N3 Vb
N4
Vc(t)
N3

Vi n (t) Re
I1 I1

-Ve e
2RL

2RL

Vo
N2 C
T1

N1 N1

Vcc

T2

N3 Vb
N4
Vc(t)
N3

Vi n (t) Re
I1 I1

-Ve e
C

Vo
N 3 N1 RL
vo t 2 vin t vC t
L2

2
2RL(N1 /N2)
2 N2 2RL(N1 /N2) N 4 N 2 ReVT

vC t VC cos 0t
2N1

N 3 N1 VC RL
vo t 2 vin t cos 0t
N 4 N 2 ReVT
N3 Vc(t)
2 __ __ __ __
N4

vin t Vm 1 mf t

Vi n (t)
Re
vo t 2
N 3 N1 RLVCVm
N 4 N 2 ReVT
1 mf t cos 0t
Demodulao AM
Demodulador por Deteco de Pico de Envoltria

D
2 2
Vin(t) Vo(t)
0 m
RL CL

2
Mdia geomtrica
0m
Carga Equivalente

O demodulador deve ser usado em conjunto com um amplificador sintonizado,


representando uma carga para o mesmo.

A potncia mdia entregue pelo amplificador sintonizado a mesma entregue


carga.
Vin(t)
Pin PRL
D D
Vo(t) Vin(t) Vo(t)

C L1 L2 RL CL
CL RL
R1

Cb
V1(t) Q

VC2
R2
Re Ce
Pin PRL Pin
2 Req

VC2 RL
PRL Req
RL 2
Compensao para Tenso do Diodo

VCC

R1

D
Vin(t) Vo(t)

1
L1 L2 RL C1
min R1 / / R2
CL

D1 C1 R2
Demodulador por Deteco de Valor Mdio de Envoltria

vin t A 1 mf t cos 0t

A
R 1 mf t cos 0t ; para cos 0t 0
id t in
0; para cos t 0
0
Modelo Matemtico

1 2 1
n

S t cos 2n 1 0t
2 n 0 2n 1
cos t
1
n

id t
A
1 mf t 0 2

n0 2n 1
cos 0t cos 2n 1 0t
Rin 2

A cos t

n

1 cos 2n0t cos 2 n 1 0t
id t 1 mf t

0 2

n0 2n 1
Rin 2 2

Espectro de Freqncias

1
Aps a filtragem passa baixas m
RLCL
ARL
vo t
Rin
1 mf t

OBS:
O filtro passa baixas pode ser de
ordem maior que 1, dependendo da
faixa de transio.
Demodulador Sncrono

Sinais modulados em amplitude sem portadora no podem ser demodulados


pelos detectores de envoltria. A demodulao somente possvel por
multiplicao como senide de mesma freqncia e fase da portadora.

vin t Af t cos 0t
Multiplicador
Analgico
R
Vo(t)
vC t AC cos 0t
V1(t)

AAC f t AAC f t cos 20t


C
Vin(t) Vc(t)

v1 t
2 2

Aps a filtragem passa baixas:

AAC f t
AAC f t AAC f t cos 20t vo t
v1 t 2
2 2
Sinal de Televiso em Cores

Televiso Preto e Branco Televiso em Cores


Sinal de FM Estreo

Sinal de FM Monofnico

Sinal de FM Estereofnico
Modulao de Fase e Freqncia
Modulao de Fase PM

A modulao de fase obtida variando-se a fase de um sinal, com portadora


0, proporcionalmente a um sinal modulador f(t)

y t AC cos 0t t

t 0t t

t f t

o desvio de fase

y t AC cos 0t f t 0
Modulao de Freqncia - FM
Este tipo de modulao obtido pela variao da freqncia do sinal portador
proporcionalmente a um sinal f(t).
y t AC cos t AC cos 0t t

d t d t
t 0
dt dt
d t
f t o desvio de freqncia
dt

Condies para f(t) f t 0 e f t 1

t 0 f t

t 0t f d
t

y t AC cos 0t f d
t
Anlise do sinal de FM no domnio da freqncia

t 0t sin mt 0t sin mt
m
m o ndice de modulao

y t AC cos 0t sin mt

y t AC cos 0t cos sin mt sin 0t sin sin mt

A srie de Fourier de cos(sin(mt)) e


sin(sin(mt)) composta pelas funes de
Bessel Jn().


cos sin mt J 0 2 J 2 n cos 2nmt
n 1


sin sin mt 2 J 2 n 1 cos 2n 1 mt
n 0


y t AC J 0 cos 0t 2 J 2 n cos 2nmt cos 0t 2 J 2 n1 sin 2n 1 mt sin 0t
n 1 n 0

Utilizando as transformaes trigonomtricas

cos a b cos a b sin a b sin a b


cos a cos b cos a sin b
2 2

n 1

y t AC J 0 cos 0t AC J 2 n cos 0 2nm t cos 0 2nm t


n 0

AC J 2 n 1 cos 0 2n 1 m t cos 0 2n 1 m t

Espaamento entre as raias de m


Banda do sinal de FM

A largura de banda do sinal FM a faixa que engloba todas as


raias com mdulo maior que 1% da portadora. Quando <<1 temos
a largura de banda do sinal FM praticamente igual a do AM.

Frmula Emprica para Determinao da Largura de Banda

W a mxima freqncia do sinal modulador f(t)


o desvio de freqncia
BT a largura de banda

Exemplo:

D
W 471.24 103 rd s 75kHz

BT 2 D 2 W ; D 2 W 94.25 103 rd s 15kHz
2W ; D 1
D5

BT 1.32 106 rd s 210kHz
Apagamento de Portadora

Notamos que a amplitude da portadora proporcional a J0(), que zero


quando =2.4. Os moduladores de FM so essencialmente osciladores controlados
por tenso (VCO), e o primeiro apagamento de portadora pode ser usado para
determinar a constante ko do VCO.

koVm

Variando Vm de zero at ocorrer o primeiro apagamento, temos:

koVm m
2.4 ko 2.4
m m Vm
Modulador de Armstrong


y t AC cos 0t f d
t


y t AC cos 0t cos f d sin 0t sin f d
t t

Escolhendo tal que f d 1


t

Multiplicador analgico.

y t AC cos 0t AC f d sin 0t
t

O modulador de Armstrong no
prtico, pois possui baixo ndice
de modulao.
Modulador com VCO - Voltage-Controlled-Oscillator

Este tipo de modulador baseia-se na variao controlada do valor de um


componente do circuito, que afete diretamente a freqncia de oscilao.

Diodo Varactor - utiliza a capacitncia de depleo,


que dependente da tenso de polarizao para
modificar a freqncia de oscilao de um
oscilador.

C0
CT
V
1 R
VT
Exemplo de Modulador com VCO co Oscilador Colpitts

Vo(t)

L1 L2 RL
Cv
R2
Rb1
R1 C3
A
Vcc
C4
Q C1

R3 Vin(t)
D
Cb C2
Rb2 Re
Vo(t)

L1 L2 RL
Cv
R2
Rb1
R1 C3
A
Vcc
C4
Q C1

R3 Vin(t)
D
Cb C2
Rb2 Re

Capacitncia varivel
com a freqncia
Malha de polarizao
do diodo varactor

Vo(t)

L1 L2 RL
Cv
R2
Rb1
R1 C3
A
Vcc
C4
Q C1

R3 Vin(t)
D
Cb C2
Rb2 Re

Capacitncia varivel
com a freqncia
Vo(t)

L1 L2 RL
Cv
R2
Rb1
R1 C3
A
Vcc
C4
Q C1

R3 Vin(t)
D
Cb C2
Rb2 Re

Oscilador Colpitts
Freqncia de oscilao
1
0
C C Cb ' e CC
L1 CV 1 2 4 T
C1 C2 Cb ' e C4 CT

Tenso de polarizao do varactor


R3
VRq VCC
R2 R3
Tenso total no varactor

VR VRq vin t

CT CT VR

Variao da freqncia em funo da tenso no varactor


3

V
1

3 2
C0C L C 1 Rq
2 2 2 C1 C2 Cb ' e CC
d
4 1 eq
VT Ceq CV 4 Tq
0 0 VR VR C1 C2 Cb ' e C4 CTq
2 C4 CTq VT
2
dVR
vin t VRq

VR vin t

3

VRq
1

3 2
C0C L C 1
2
4 1
2
eq
2

0 VT
vin t
2 C4 CTq VT
2

vin t Vm f t

3

VRq

1

3 2
VmC0C L C 1
2
4 1
2
eq
2

t 0 VT
f t t 0 f t
2 C4 CTq VT
2
Dimensionamento de R1 e C3

R1 C3
VA(s)

C4 D R2 Vin(s)
R3

VA s sC3 R2 / / R3
H s

Vin s sC3 R2 / / R3 1 s CTq C4 R1 1

I min

S m

1
I
C3 R2 / / R3
1
S
CTq C4 R1
Modulador de FM com Freqncia Estabilizada por Cristal
V1(t) Gerador Filtro
Oscilador Modulador
a de de Sintonizado no Vo(t)
Cristal Fase Harmnico Harmnico N
RL

Integrador

Vin(t)

d t
t 1t f d t 1 f t
t
dt


v1 t V1 cos 1t f d
t

v0 t V0 cos N1t N f d v0 t V0 cos 0t N f d
t t
Exemplo de Modulador com Freqncia Estabilizada por Cristal
Modulador de fase

C4
V

I L1 C3 D
Demodulao de FM
A demodulao do sinal de FM pode ser realizada pela derivada no tempo e
fazendo a deteco de envoltria do sinal resultante.


y t AC cos 0t f d
t

dy t
AC 0 f t sin 0t f d
dt t

dy t
AC 0 f t sin 0t f d
dt t

Sinal demodulado
Portadora
envoltria
Modulador de FM no Domnio da Freqncia

Um amplificador sintonizado com freqncia de sintonia diferente da


portadora funciona como diferenciador.
Exemplo de Demodulador FM no Domnio da Freqncia

D
Vo(t)

C L1 L2 RL
CL
R1

Cb
Vin(t) Q

R2
Re Ce

O amplificador sintonizado, com freqncia de sintonia diferente da portadora,


converte o sinal modulado em FM num sinal AM com portadora. O
demodulador AM por deteco de pico de envoltria recupera o sinal
modulador.
Modulador de FM com Detector de Quadratura

Neste tipo de demodulador, a operao de diferenciao realizada por


aproximao.

f x f x x f x f x x
f x lim
x 0 x x

f x f x x f x x

O elemento chave deste demodulador a rede de atraso no tempo.

CS 2
Cs


Vin Vo
s 1
Vo s CS CP
0
Cp R H s L C P CS
Vin s s 2 0 s 2
L

Q R C C
0 P S
0
Q
CS 2

H j CS C P
02 2 j Q0

H j tan 0 1

Q 0
2 2

Considerando a regio prxima a 0, a linearizao da fase em torno de 0 :

2Q 2Q
H j 0 2Q
2 0 2 0

Considerando |H(j 0)| |H(j )|, a funo de transferncia na forma polar :

2Q
2Q

j 2Q j j 2Q j
H j H j0 e 2
e 0
Vo j H j0 e 2
e 0
Vin j

Fase 2 2Q Atraso no tempo 2Q 0


vin t AC cos 0t t

t f d
t

H j0 QCS CS CP

AC QCS 2Q 2Q
vo t cos 0 t 2Q t
CS C P 0 2 0

2Q
sin 0t t t
AC QCS AC QCS
vo t sin 0t t
CS C P 0 CS C P

A demodulao realizada pela multiplicao vo t vin t

AC2 QCS
vdem t sin 0t t t cos 0t t
CS C P

AC2 QCS AC2QCS


vdem t sin t t t sin 20t t t t
2 CS CP 2 CS CP
Aps a filtragem passa baixas, para eliminar os termos de freqncia alta

AC2 QCS
vdem t sin t t t
2 CS CP

t t t t t

AC2 QCS AC2 QCS


vdem t sin t t sin t f t
2 CS CP 2 CS C P

AC2 QCS 2Q
t 2Q 0 vdem t sin f t
2 CS CP 0

2Q 0 1

AC2 Q 2CS
vdem t f t
CS CP 0
Exemplo de Demodulador

Vin(t)
Cs R1 1
Vdem(t) m 20
Clula R1C1
de
Cp L R Gilbert C1

0 67.23 106 rd s 10.7MHz

471.24 103 rd s 75kHz

Largura defaixa 1.25 106 rd s 200kHz

2Q
1 Q 71.3
0
0
H j H j0 Q Q 53.5 Q 20
Largura de Banda
AC2 Q 2CS
vdem t f t
S P 0
C C

CS 1

CS C P Q

vdem t 0.14 AC2 f t

2Q 0 0.28 1
Interferncia no Sinal de FM e PM

Sinal de portadora na freqncia 0 vC t AC cos 0t

Sinal de interferncia na freqncia 0+ i vi t Ai cos 0 i t i

Sinal recebido pelo demodulador v t AC cos 0t Ai cos 0 i t i

v t AV t cos 0t V t
i t it i

AV t AC 1 2 2 cos i t 1

sin i t AV t AC 1 cos it i
V t tan 1

1 cos i t

V t sin it i
Ai

AC
Para o demodulador de fase (PM) vo t sin it i
A amplitude do rudo constante na freqncia e a relao sinal-rudo tambm
constante.

d sin it i
Para o demodulador de freqncia (FM) vo t i cos t i
dt
A amplitude do rudo aumenta com freqncia e a relao sinal-rudo no
constante.
Circuito de Pr-nfase

O objetivo dar nfase ao sinal modulador, antes da modulao de FM, para


manter a relao sinal-rudo constante na freqncia.

R1

Vin(t) Vo(t)

R2
C

Vo s R2 s Z 1

Vin s R1 R2 s P 1

1
Z R1C 75 s Padro
Z

1 R1R2C
P P deve ser escolhida acima da freqncia de udio
P R1 R2
Circuito de De-nfase

O objetivo aplicar a curva inversa da pr-nfase ao sinal demodulado e ao


rudo, eliminando a distoro na freqncia e mantendo constante a relao
sinal-rudo.

R
Vin(t) Vo(t)

Vo s 1 1
P RC 75 s
Vin s s P 1 P
Fontes Chaveadas
As fontes de tenso convencionais Baseiam-se na retificao do sinal AC da
rede eltrica, com subseqente filtragem por capacitor.

C
RL
V pico
VAC
Vr
2 fCRL

Como a freqncia f da rede eltrica 60Hz, para circuitos de potncia (RL


baixo), com Vr pequeno, temos capacitores de filtragem muito grandes, na
ordem de mF. Isto aumenta o tamanho da fonte e conseqentemente o custo.
Outro aspecto importante o tamanho do transformador. Para manter a
corrente de magnetizao pequena, os transformadores so muito grandes,
quando usamos freqncias baixas. Isto tambm contribui para o aumento do
custo da fonte. desejvel tambm, nos circuitos modernos, que as fontes de
alimentao no ocupem muito espao e sejam leves. As fontes chaveadas
solucionam estes problemas operando em freqncia muito mais alta.
Conversor Boost
L D
Vs

I
O conversor boost atua como
Cs
elevador de tenso.
Q Is
Vcc
Rb
Vp
A fonte de corrente Is representa
uma carga.

Operao em Modo Contnuo Operao em Modo Descontnuo


VP
VP

t
T T 2T t
T T 2T
I
I
IMAX
IMAX
IS
IMIN IS
t
T T 2T t
T T T 2T
VS
VS

VS
VS

t
T T 2T t
T T 2T
Operao em modo contnuo
VP

Carga do indutor
I I MAX - I MIN T T 2T
t

V VCC VT IMAX

IS
I IMIN
V L t
T T T 2T

I - I
VS

VCC VT MAX MIN L


T VS

Descarga do indutor t
T T 2T

I I MAX I MIN
VCC VT
VS Vd
V VCC Vd VS 1 1

I MAX - I MIN VCC VT T


VCC Vd VS L I MAX - I MIN
1 T L
Operao em modo descontnuo
VP

Carga do indutor
I I MAX T T 2T
t

I
V VCC VT IMAX

I IS
V L
T T T T 2T
t

I VS
VCC VT MAX L
T
VS

Descarga do indutor t
T T 2T

I I MAX
VS 1 VCC VT Vd
V VCC Vd VS 1 1

VCC Vd VS
I MAX
L I MAX
VCC VT T
1T L
Operao na fronteira dos modos contnuo e descontnuo
As fontes chaveadas devem manter a tenso na carga constante, mesmo quando
a tenso VCC e o consumo de corrente Is variam. Para isto, existe um controle em
malha fechada que varia o de modo a manter a tenso de sada constante. Mas
para que este mecanismo funcione adequadamente, necessrio que o conversor
opere sempre em um dos modos: contnuo ou descontnuo. A chave para
estabelecer esta condio forar a operao na fronteira dos dois modos
considerando os extremos de VCC e Is.
Na fronteira dos dois modos temos que IMIN=0 mas 1=1-.
I

I MAX
VCC VT T
IMAX
L
IS
VCC VT
VS Vd
1 1
t
T T 2T

Corrente mdia Is na carga


A corrente Is o valor mdio da VS VCC Vd

corrente de descarga do indutor. VS VT Vd


1 I MAX V V Vd VCC VT
2
T
IS L S CC
2 2 I S VS VT Vd
2
Deriva para modo contnuo Deriva para modo descontnuo

Uma vez operando na fronteira, o Uma vez operando na fronteira, o


conversor entra em modo predomi- conversor entra em modo predomi-
nantemente contnuo quando h nantemente descontnuo quando
reduo de VCC ou aumento de Is. h aumento de VCC ou reduo de
Portanto, as condies que Is. Portanto, as condies que
garantem operao sempre em garantem operao sempre em
modo contnuo so VCC=VCCMAX e modo contnuo so VCC=VCCMIN e
Is=IsMIN. Is=IsMAX.

VS VCCMAX Vd VCCMAX VT VS VCCMIN Vd VCCMIN VT


2 2
T T
L L
2 I SMIN VS VT Vd 2 I SMAX VS VT Vd
2 2

VS VCCMAX Vd VS VCCMIN Vd
MIN MAX
VS VT Vd VS VT Vd

VS VCCMIN Vd 2 I SMIN L VS VCCMAX Vd


MAX
VS VT Vd MIN T
VCCMAX VT
Capacitor de sada Cs
O capacitor de sada Cs deve suprir, sozinho, corrente carga durante a carga do
indutor. Neste intervalo de tempo ocorre a mxima variao de tenso no
capacitor e, conseqentemente, na carga. Esta variao de tenso corresponde
tenso de ripple Vripple.

Q I SMAX MAX T

Q I SMAX MAX T
VS Vripple
CS CS

I SMAX MAX T
CS
Vripple
Conversor Buck
O conversor Buck essencialmente um filtro passa-baixas LC, onde o sinal
de entrada uma fonte de tenso comutada. Este circuito normalmente
usado como abaixador de tenso e pode operar em modo contnuo ou
descontnuo.

Operao em modo contnuo


Va
L
Q
Vs

I
Rb
Cs Is
Vcc D

Vp

O capacitor Cs e o indutor L atuam como


filtro passa baixas de segunda ordem para
o sinal Va, e com freqncia de corte muito
menor que a de chaveamento. Portanto, a
tenso de sada Vs o valor mdio de Va,
ou seja:
VS VCC VT Vd 1
Determinao do L mnimo
Para que o conversor Buck opere sempre no modo contnuo, devemos
determinar o menor valor admissvel para a corrente mdia da carga.

1 T
L VCC Vd VT
I I MIN 2I S
I I S MAX I MIN
2 A expresso acima alcana o seu
mnimo quando =MIN e VCC=VCCMAX
I MAX I MIN
VCC VT VS T
L MIN 1 MIN T
L VCCMAX Vd VT
2 I SMIN
I MAX I MIN
VS Vd 1 T
VS Vd
L MIN
VCCMAX VT Vd
1 T
IS VCC Vd VT I MIN MAX
VS Vd
2L VCCMIN VT Vd
1 T Necessrio para garantir
I MIN I S VCC Vd VT 0 o modo contnuo
2L
Determinao do capacitor Cs
O capacitor Cs e o indutor L atuam como filtro passa baixas. Projetando a
freqncia de corte muito abaixo da freqncia de chaveamento e aproximando o
sinal Va por uma senide de amplitude pico a pico igual a (VCC-VT+Vd), o capacitor
pode ser determinado de forma que o sinal senoidal seja atenuado at a tenso
de ripple Vripple na sada.

Funo de transferncia do filtro passa baixas

VS j 1 1
H j
Va j 1 2 LCS 2 LCS

2 VCCMAX Vd VT T 2
Vripple H j VCCMAX Vd VT
T 4 2 LCS

CS
VCCMAX Vd VT T 2
4 2 LVripple
Operao em modo descontnuo
Va
L
Q
Vs

I
Rb
Cs Is
Vcc D

Vp

Quando operando em modo descontnuo,


o indutor se descarrega totalmente no
intervalo de tempo 1T, onde 1<(1-).
Aps este intervalo, a tenso Va a prpria
tenso Vs pois a queda de tenso no
indutor zero. A tenso de sada o valor
mdio de Va.

VS VCC VT 1Vd 1 1 VS

1
VS VCC VT V
1 1 d
Determinao do L mximo

As condies necessrias para a operao em modo descontnuo podem ser


determinadas com o conversor operando na fronteira dos dois modos. Neste
caso 1=(1-) e IMIN=0.

I MAX
I SMAX
2


VS Vd VCCMIN VS VT T
L
VS Vd 1 MAX T 2 I SMAX VCCMIN VT Vd
I MAX
L VS Vd

MAX VCCMIN VT Vd
I MAX
VCCMIN VT VS MAX T
L

0 L
VS Vd VCCMIN VS VT T
2 I SMAX VCCMIN VT Vd
Conversor Buck-Boost

Q D
Vs
O conversor Buck-Boost rene
simultaneamente as caractersticas dos
Rb
Cs Is
conversores Buck e Boost, podendo
Vcc I L elevar ou reduzir a tenso da fonte. Este
Vp
conversor pode operar em modo
contnuo ou descontnuo e sua tenso de
sada negativa.

Operao em Modo Contnuo Operao em Modo Descontnuo


VP VP

t t
T T 2T T T 2T
I I

IMAX IMAX

IS
IS
IMIN
t t
T T 2T T T T 2T
Operao em modo contnuo

Carga do indutor VP

I I MAX - I MIN
t
V VCC VT T T 2T
I

I IMAX
V L
T IS
IMIN

VCC
I - I
VT MAX MIN L T T 2T
t

Descarga do indutor

I I MAX I MIN
VS
VCC VT V
1
d
V VS Vd

I MAX - I MIN VCC VT T


VS Vd L I MAX - I MIN
1 T L
Operao em modo descontnuo

Carga do indutor
I I MAX VP

V VCC VT
t
T T 2T
I I
V L
T IMAX

I
VCC VT MAX L IS
T t
T T T 2T

Descarga do indutor

I I MAX
VS
VCC VT V
V Vd VS 1 d

VS Vd
I MAX
L I MAX
VCC VT 1T
1T L
Operao na fronteira dos modos contnuo e descontnuo
Da mesma forma que o conversor Boost, um controle em malha fechada ajusta o
de modo a manter a tenso de sada constante, mesmo quando VCC e Is variam.
Entretanto, para que o controle funcione adequadamente, necessrio que o
conversor opere sempre no modo contnuo ou descontnuo. A chave para
estabelecer esta condio forar a operao na fronteira dos dois modos
considerando os extremos de VCC e Is.
Na fronteira dos dois modos temos que IMIN=0 mas 1=1-.
I

IMAX

I MAX
VCC VT T
IS L
t
T T 2T
VS
VCC VT V
1
d

Corrente mdia Is na carga


A corrente Is o valor mdio da VS Vd

corrente de descarga do indutor. VS VCC VT Vd


1 I MAX V Vd VCC VT T
2
IS L S
2 2 VS VCC VT Vd I S
2
Deriva para modo contnuo Deriva para modo descontnuo

Uma vez operando na fronteira, o Uma vez operando na fronteira, o


conversor entra em modo predomi- conversor entra em modo predomi-
nantemente contnuo quando h nantemente descontnuo quando
reduo de VCC ou aumento de Is. h aumento de VCC ou reduo de
Portanto, as condies que Is. Portanto, as condies que
garantem operao sempre em garantem operao sempre em
modo contnuo so VCC=VCCMAX e modo contnuo so VCC=VCCMIN e
Is=IsMIN. Is=IsMAX.

VS Vd VCCMAX VT T VS Vd VCCMIN VT T
2 2

L L
2 VS VCCMAX VT Vd I SMIN 2 VS VCCMIN VT Vd I SMAX
2 2

VS Vd VS Vd
MIN MAX
VS VCCMAX VT Vd VS VCCMIN VT Vd

VS Vd 2 I SMIN L Vd VS
MAX
VS VCCMIN VT Vd MIN T
VCCMAX VT
Capacitor de sada Cs
Da mesma forma que no conversor Boost, o capacitor de sada Cs deve suprir,
sozinho, corrente carga durante a carga do indutor. Neste intervalo de tempo
ocorre a mxima variao de tenso no capacitor e, conseqentemente, na
carga. Esta variao de tenso corresponde tenso de ripple Vripple.

Q I SMAX MAX T

Q I SMAX MAX T
VS Vripple
CS CS

I SMAX MAX T
CS
Vripple
Conversor Flyback N1 : N2 D
Vs

.
O conversor Flyback utiliza um indutor
L1 L2 I2 Cs Is
I1
acoplado, e introduz um parmetro a

.
mais no dimensionamento, que a Vcc
Rb
relao de espiras. Isto permite que o Q

Flyback seja dimensionado para elevar Vp


ou reduzir tenso.

Operao em Modo Contnuo Operao em Modo Descontnuo


VP VP

t t
T T 2T T T 2T
I1 I1

I1MAX I1MAX

I1MIN
t t
T T 2T T T 2T
I2 I2

I2MAX I2MAX

I2MIN
t t
T T 2T T T T 2T
VP

Operao em modo contnuo

t
T T 2T
Carga do indutor
I1
I1 I1MAX - I1MIN I1MAX

V1 VCC VT I1MIN
t
T T 2T
I1 I2
V1 L
T I2MAX

VCC VT
I1MAX - I1MIN L I2MIN
T 1
T T 2T
t

Relao de espiras
Descarga do indutor
I1MAX I1MIN N 2 L2
I 2 I 2 MAX I 2 MIN
I 2 MAX I 2 MIN N1 L1

V2 Vd VS VCC VT I1MAX - I1MIN 1 L1 1 N1



Vd VS 2 MAX 2 MIN 2
I - I L N2
Vd VS
I 2 MAX - I 2 MIN L
1 T 2 N 2 VCC VT
VS Vd
N1 1
VP
Operao em modo descontnuo

t
Carga do indutor T T 2T
I1
I1 I1MAX - I1MIN I1MAX

V1 VCC VT
t
T T 2T
I1
V1 L I2
T I2MAX
I
VCC VT 1MAX L1
T T T T 2T
t

Relao de espiras
Descarga do indutor
I1MAX N 2 L2

I 2 I 2MAX I 2 MAX N1 L1

V2 Vd VS VCC VT I1MAX 1L1 1 N1



Vd VS I 2 MAX L2 N 2
I 2 MAX
Vd VS L
1T 2 N 2 VCC VT
VS Vd
N1 1
Operao na fronteira dos modos contnuo e descontnuo
O conversor Flyback mantm a tenso na carga constante, mesmo quando Is e
VCC variam, atravs de um controle em malha fechada. Entretanto o modo de
operao deve ser predominantemente contnuo ou descontnuo. Como nos casos
anteriores, a deriva para modo contnuo ou descontnuo garantida
dimensionando-se o Flyback para operar na fronteira dos dois modos, assumindo
os valores extremos de VCC e Is.
Na fronteira dos dois modos temos que I1MIN=0 e I2MIN=0, mas 1=1-.

Corrente mdia Is na carga N 2 VCC VT


VS Vd
I1
1
I1MAX IS
1 I 2 MAX N1
2
N 2 1 VS Vd
I1MAX
VCC VT T N1

VCC VT
T T L1
N1 VCC VT T 2 VCC VT T
I2 2

I 2 MAX L1
I2MAX
N2 L1 2 VS Vd I S

1 VS Vd T
IS 2

T T IS
VCC VT 1 T N1 L2
2 L1 N2 2I S
Deriva para modo contnuo Deriva para modo descontnuo

Uma vez operando na fronteira, o Uma vez operando na fronteira, o


conversor entra em modo predomi- conversor entra em modo predomi-
nantemente contnuo quando h nantemente descontnuo quando h
reduo de VCC ou aumento de Is. aumento de VCC ou reduo de Is.
Portanto, as condies que garantem Portanto, as condies que garantem
operao sempre em modo contnuo operao sempre em modo contnuo
so VCC=VCCMAX e Is=IsMIN. Neste caso, so VCC=VCCMIN e Is=IsMAX. Neste caso,
podemos especificar o MIN como podemos especificar o MAX como
parmetro de projeto. parmetro de projeto.
N 2 1 MIN VS Vd N 2 1 MAX VS Vd

N1 MIN VCCMAX VT N1 MAX VCCMIN VT

MIN VCCMAX VT T MAX VCCMIN VT T


2 2 2 2

L1 L1
2 VS Vd I SMIN 2 VS Vd I SMAX

1 MIN VS Vd T 1 MAX VS Vd T
2 2

L2 L2
2 I SMIN 2 I SMAX
1 1
MAX MIN
V
1 CCMIN
VT N 2 V
1 CCMAX
VT N 2
VS Vd N1 VS Vd N1
Capacitor de sada Cs
Da mesma forma que nos conversores Boost e Buck-Boost, o capacitor de sada
Cs deve suprir, sozinho, corrente carga durante a carga do indutor. Neste
intervalo de tempo ocorre a mxima variao de tenso no capacitor e,
conseqentemente, na carga. Esta variao de tenso corresponde tenso de
ripple Vripple.

Q I SMAX MAX T

Q I SMAX MAX T
VS Vripple
CS CS

I SMAX MAX T
CS
Vripple
Limite de operao dos componentes
Os componentes eletrnicos utilizados nos conversores esto sujeitos a
variaes muito grandes de tenso e corrente. Como exemplo, o transistor que
implementa a chave e o diodo devem suportar valores mdios e surtos (picos) de
corrente; como tambm tenses de pico direta e reversa, esta ltima no caso do
diodo.
Como exemplo, vamos determinar estes valores para o Flyback operando em
modo descontnuo.
Corrente de pico no transistor (chave)
A corrente de pico no coletor do transistor
coincide com o mximo de I1. N1 : N2 D
Vs

VCCMIN VT MAX T

.
I Cpico I1 L1 L2 I2 Cs Is
L1

.
Corrente mdia no transistor (chave) Vcc
Rb
Q

IC
VCCMIN VT MAX
2
T Vp

2 L1
Tenso mxima no transistor (chave)
N
VCMAX VCCMAX 1 Vd VS
N2
Corrente mdia no diodo

I d I SMAX N1 : N2 D
Vs

.
Corrente de pico no diodo I1 L1 L2 I2 Cs Is

N V
I dpico I 2 MAX 1 I1MAX CCMIN
VT N1 MAX T

.
Vcc
N2 L1 N 2 Rb
Q

Tenso reversa mxima no diodo Vp

N2
Vdr VS VCCMAX VT
N1

Exemplo de projeto

Projetar um conversor Flyback que opere no modo descontnuo, e atenda s


especificaes abaixo:

1 - 100V VCC 155V 5 - freqncia de chaveamento fs=40kHz


2 - 100mA Is 5A 6 - tenso de sada Vs=5V
3 - MAX=0.5 7 - VT=0 e Vd=1V
4 - Vripple 100mV
Passo 1:
Determinao da relao de espiras.

N 2 1 MAX VS Vd 1 0.5 5 1 N1
0.06 16.7
N1 MAX VCCMIN VT 0.5 100 0 N2

Passo 2:
Clculo dos indutores.

MAX VCCMIN VT T 0.52 100 0 1 40 103


2 2 2

L1 1.04 103 L1 1.04mH


2 VS Vd I SMAX 2 5 1 5

1 MAX VS Vd T 1 0.5 5 1 1 40 103


2 2

L2 3.75 106 L 2 3.75 H


2 I SMAX 25
Passo 3:
Clculo do capacitor de filtragem.

I SMAX MAX T 5 0.5 1 40 103


CS 3
625 106 CS 625 F
Vripple 100 10
Passo 4:
Clculo das correntes de pico e mdia no coletor do transistor.

I1MAX
VCCMIN VT MAX T 100 0 0.5 1 40 103
1.2 I Cpico 1.2 A
3
L1 1.04 10

MAX I1MAX 0.5 1.2


IC 0.3 I C 0.3 A
2 2
Passo 5:
Clculo da tenso mxima no coletor do transistor.

N1
VCMAX VCCMAX Vd VS 155 16.7 1 5 255.2 VCMAX 255.2V
N2
Passo 6:
Clculo das correntes mdia mxima e pico do diodo.

I d I SMAX 5 I d 5 A

N1
I dpico I 2 MAX I1MAX 16.7 1.2 20 I dpico 20 A
N2
Passo 7:
Clculo da tenso reversa mxima no diodo.

N2
Vdr VS VCCMAX VT 5 0.06 155 0 14.3 Vdr 14.3V
N1
Conversor Forward
O conversor Forward essencialmente um conversor Buck, mas precedido
por um transformador elevador, ou redutor, de tenso. Desta forma,
possvel obter tenso de sada maior que a da fonte VCC.

N1 : N3 : N2
Va
D1 L
D2
Vs
.

L3 L2 I2 D Cs Is
I1 L1
.

Vcc
Rb
Q

Vp
Conversor Forward
O conversor Forward essencialmente um conversor Buck, mas precedido
por um transformador elevador, ou redutor, de tenso. Desta forma,
possvel obter tenso de sada maior que a da fonte VCC.

Conversor Buck
N1 : N3 : N2
Va
D1 L
D2
Vs
.

L3 L2 I2 D Cs Is
I1 L1
.

Vcc
Rb
Q

Vp
Conversor Forward
O conversor Forward essencialmente um conversor Buck, mas precedido
por um transformador elevador, ou redutor, de tenso. Desta forma,
possvel obter tenso de sada maior que a da fonte VCC.

Transformador
elevador de tenso Conversor Buck
N1 : N3 : N2
Va
D1 L
D2
Vs
.

L3 L2 I2 D Cs Is
I1 L1
.

Vcc
Rb
Q

Vp
Tenso de sada

A tenso de sada calculada como no conversor Buck, mas com a tenso Va


variando de -Vd a N1/N2(VCC-VT)-Vd1.

Tenso Va

Valor mdio da tenso Va, obtido pela filtragem passa baixas

N2
VS VCC VT Vd 1 Vd 1 , para o modo contnuo
1
N
N2 1
VS CC T d1
V V V Vd , para o modo descontnuo
1 N1 1
Funo do indutor L3
Quando a chave est fechada, o indutor L1 fica submetido diferena de
potencial VCC-VT e provoca a passagem de uma corrente I1. Imediatamente, uma
corrente I2 atravessa o indutor L2 e polariza o diodo D1, transferindo energia da
fonte para a carga. Entretanto, um pouco e energia fica armazenada no sistema
de indutores acoplados, pois os indutores no so infinitos. Quando a chave
abre, esta energia totalmente descarregada e parcialmente devolvida fonte
de alimentao pelo indutor L3; um pouco se perde no diodo D2. O
descarregamento ocorre no intervalo 1T e a operao em modo descontnuo,
portanto 1(1-).

Carga de L1

VCC VT T
N1 : N3 : N2
Va
D1 L
I D2
Vs
L1

.
D Cs
Descarga de L3 I1 L1 L3 L2 I2 Is

.
N V Vd 2 T
Vcc
Rb
I 1 1 CC Q
N3 L3
Vp

N 3 VCC VT
1
N1 VCC Vd 2
1 1 N3 1 MAX

N1 VCCMAX VT
MAX
N3 VCC VT VCCMAX Vd 2
1
N1 VCC Vd 2 VS Vd
MAX
N2
1
VCCMIN VT Vd 1 Vd
N1
N 3 VCC VT
1
N1 VCC Vd 2 N2 VS Vd Vd 1 Vd

N1 MAX VCCMIN VT VCCMIN VT
Condio
sempre
garantida
quando
VCC=VCCMAX

1
MAX
N 3 VCCMAX VT
1
N1 VCCMAX Vd 2
Determinao do L mnimo
No conversor Buck o L mnimo determinado por:

MIN 1 MIN T
L VCCMAX Vd VT
2 I SMIN

De forma similar, no conversor Forward:

MIN 1 MIN T N 2
L VCC VT Vd 1 Vd
2 I SMIN N1
VS Vd
MIN
N2
VCCMAX VT Vd 1 Vd
N1

N2
VS Vd VCCMAX VT Vd 1 VS T
L N1
N2
2 I SMIN VCCMAX VT Vd 1 Vd
1
N
Determinao do L mximo

0 L
VS Vd VCCMIN VS VT T
2 I SMAX VCCMIN VT Vd

De forma similar, no conversor Forward:

N2
S d CCMIN T d1 S T
V V V V V V
0 L N1
N
2 I SMAX 2 VCCMIN VT Vd 1 Vd
N1

I SMIN L VS Vd
MIN
N2 N 2
T VCCMAX VT Vd 1 VS VCCMAX VT Vd 1 Vd
1
N N1
Calculo de Cs

O capacitor Cs calculado como no


conversor Buck.

N2 2
VCCMAX V T V d1 Vd T

CS 1
N
4 2 LVripple
Fonte de Tenso VCC
A fonte de tenso VCC, pode ser uma bateria ou um retificador de meia onda
ou onda completa, com filtro capacitivo, ligado diretamente rede eltrica

Meia onda Onda completa

+
+
Vrede
CF
Vrede Vcc Vcc
CF

_
_

Chamando fF a freqncia da rede eltrica, a variao de tenso pode ser


calculada pela energia perdida pelo capacitor entre um ciclo de carga e outro. A
energia pode ser estimada pela potncia mdia mxima PMAX consumida pela
fonte.
1

F f meia onda
T
1 1
E CFVCCMAX
2
CFVCCMIN
2 E PMAX TF F

2 2 T 1 onda completa
F 2 f F
2 PMAX TF
CF
VCCMAX
2
VCCMIN
2

Exemplo de projeto
Como exemplo, considere o conversor flyback projetado anteriormente,
assumindo a freqncia da rede igual a 60Hz.

VCCMAX 155V

VCCMIN 100V

PMAX I SMAX Vd VS 5 5 1 30W

1
2 30
CF 2 60 C 35.7 F
1552 1002 F
Dimensionamento do Ncleo
O ncleo dos indutores usados nas fontes chaveadas , em geral, de ferrite,
devido s elevadas freqncias, e so dimensionados em funo do mximo
fluxo magntico, para evitar a saturao.
Normalmente, usamos ncleos retangulares e toroidais. Os ncleos toroidais
so menores e mais eficientes, devido distribuio mais uniforme do campo
magntico, mas a confeco dos indutores mais trabalhosa. Na maioria das
aplicaes usamos ncleos retangulares.

Ncleo retangular Ncleo toroidal


- a permeabilidade magntica do material;
2 E - E a energia acumulada no indutor;
B - l o comprimento mdio do caminho magntico;
Aef l
- Aef a rea efetiva do ncleo, por onde podemos concentrar
todo o fluxo, como se o ncleo fosse um toride.

2 EMAX
BMAX EMAX I SMAX Vd VS T
Aef l

O clculo da energia mxima acumulada simples. Por exemplo, considere o


conversor Flyback operando no modo descontnuo. No intervalo de tempo T, a
carga e o diodo consomem a quantidade de energia dada por:

EMAX I SMAX Vd VS T
Conversores Digital-Analgico e
Analgico-Digital
O conversor Digital-Analgico (DAC) usado para converter uma escala binria
em uma escala de tenso ou corrente. O conversor Analgico-Digital usado
para converter uma escala de tenso ou corrente em uma escala binria.

DAC com rede R-2R


Rede R-2R
VR V V V V V V
VN 1 VN 2 N 1 R VN 3 N 2 R VN n N n1 Rn
2 2 4 2 8 2 2 n 1 N

N nk N 1 N 1
VR N 1
VR k
ITotal Dk I k Dk 2 N 1 Dk 2k
k 0 2 R 2 2 R k 0
N
k 0
VR k
Vk 2
2N

V VR R f N 1
I k R N 2k
2R2
Vo
2 N 1
R
D 2
k 0
k
k

Circuito Sample-Hold
O processo de converter um sinal analgico em um equivalente digital no
acontece instantaneamente, mas demora algum tempo. Portanto, fundamental
que o sinal amostrado no instante de tempo tn seja memorizado e mantido
constante durante todo o intervalo de converso. Para este propsito se usa o
Smple-Hold (SH).

S
Vin(t) +
Vs(t)
C -

Vp(t)
ADC de Rampa Digital

Vo
+
DAC de N bits EC
Vs(t) -

DN-1 DN-2 D0

Contador de N bits
Reset Clock

Lgica de Controle

Tempo mximo de converso TCmax 2N Tck

1
Freqncia de converso fS
TCmax

Freqncia de clock fck 2N f S


ADC de Aproximaes Sucessivas

Registrador Clock
Clock EC
de
Deslocam ento

BN-1 BN-2 B0

SAR Registrador de Aproximaes


SAR
Sucessivas
DN-1 DN-2 D0

Vo
DAC de N bits +

Vs(t) -
Comparador de tenso

Este conversor necessita N pulsos de clock.


1
TC NTck fS fck Nf S
TC
Conversor de 3 bits
Registrador
Clock EC
de
Deslocam ento

BN-1 BN-2 B0 111

SAR 110
101
DN-1 DN-2 D0

Vo
100
DAC de N bits +

Vs(t) -
1 011
Vs
010

Clock 1 001
000
RD 100

SAR 100
Conversor de 3 bits
Registrador
Clock EC
de
Deslocam ento

BN-1 BN-2 B0 111

SAR 110
101
DN-1 DN-2 D0

Vo
100
DAC de N bits +

Vs(t) -
0 011
Vs
010

Clock 1 001
000
RD 100

SAR 000
Conversor de 3 bits
Registrador
Clock EC
de
Deslocam ento

BN-1 BN-2 B0 111

SAR 110
101
DN-1 DN-2 D0

Vo
100
DAC de N bits +

Vs(t) -
0 011
Vs
010

Clock 2 001
000
RD 010

SAR 010
Conversor de 3 bits
Registrador
Clock EC
de
Deslocam ento

BN-1 BN-2 B0 111

SAR 110
101
DN-1 DN-2 D0

Vo
100
DAC de N bits +

Vs(t) -
0 011
Vs
010

Clock 2 001
000
RD 010

SAR 010
Conversor de 3 bits
Registrador
Clock EC
de
Deslocam ento

BN-1 BN-2 B0 111

SAR 110
101
DN-1 DN-2 D0

Vo
100
DAC de N bits +

Vs(t) -
1 011
Vs
010

Clock 3 001
000
RD 001

SAR 011
Conversor de 3 bits
Registrador
Clock EC
de
Deslocam ento

BN-1 BN-2 B0 111

SAR 110
101
DN-1 DN-2 D0

Vo
100
DAC de N bits +

Vs(t) -
0 011
Vs
010

Clock 3 001
000
RD 001

SAR 010

Converso finalizada com 3 pulsos de clock


ADC de Rampa Simples
EC

C Clock Contador de N bits


Vo1
Reset
R
1
fS
-Vref
- BN-1 BN-2 B0
- Vo2 Lgica
+
Vs(t) + de Latch de N bits TCmax
Controle

DN-1 DN-2 D0

V02 vS t
V01
TC RC
Vs Vref

TC vS t RC
D int int
Tck V T
ref ck
t
1 Vref
RC 0
Vo1 Vref d
TCmax 2 N 1 Tck
t
RC
ADC de Rampa Dupla

EC

S2
C Contador de N bits CO
Clock
1
Vo1
Reset fS
Vs(t) S1 R
-
Vo2 Lgica
BN-1 BN-2 B0 TCmax
-Vref +
+
de Latch de N bits
-
Controle

DN-1 DN-2 D0

T
N
2 Tck
Vref vS t 2 N Tck v t
T 0 T 2 N Tck S
RC RC Vref
V01
V02 T N vS t
D int int 2
ck
T Vref

t
vS t
TCmax 2 N Tck 2 N 1 Tck 2 N 1 1 Tck
1

RC 0
Vo1 vS d t
RC
ADC Flash Vref

- A
OP4
+
R

CODIFICADOR BINRIO
-
V3 B
OP3
+ OVF
R
D1
V2
- C
OP2
+ D0
R

V1
- D
OP1
+
R

Vs(t)
Tempo de converso depende basicamente
do tempo de propagao das portas lgicas e
da resposta dos comparadores de tenso.

k
Vk Vref ; k 1, ,2 N 1
2N
ADC
Estes conversores amostram o sinal a uma taxa muito acima do limite de
Nyquist, mas com um nmero de bits muito pequeno, na maioria das
aplicaes somente 1 bit.

INTEGRADOR

u(kT)
Vs(kT) DELAY 1bit ADC y (kT)

q(kT)
-1 1bit DAC

u kT vS kT T q kT T u kT T

Qe kT y kT u kT Erro de quantizao

y kT Qe kT vS kT T q kT T y kT T Qe kT T
Considerando q kT y kT

y kT vS kT T Qe kT Qe kT T

Aplicando a transformada z

Y z VS z z 1 1 z 1 Qe z

Y z X z N z

Sinal desejado X z VS z z 1

Rudo N z 1 z 1 Qe z

comum aproximar o erro de quantizao Qe(kT) por um rudo branco, cuja


densidade espectral de potncia SQQ()=N0/2
z e jT

Y e jT VS e jT e jT 1 e jT Qe e jT

S NN T 1 cos T N0

Relao Sinal-Rudo
max max max

S XX T d S XX T d S XX T d
SN max
0
max 0
0
N 0 sin maxT
S NN T d 1 cos T N 0d N 0max
T
0 0

Como o sinal y(kT) passado em um filtro digital de N bits, a relao Sinal-


Rudo deve ser maior que 2N
Implementao em Capacitor Chaveado

A tcnica de capacitores chaveados muito usada para realizar o


processamento discreto de sinais no tempo. Mas ao contrrio dos filtros
digitais, o capacitor usado como elemento armazenador e no h
quantizao do sinal.
2
C2
1 2
Vs(kT)
C1 u(kT)
Vs(t) +
S1 -
- S2 S4 +
C3 + y (kT)
-
1 S3

Vref

1
2 S6

1 2 +
S5
- C4 q(kT)

Cada ciclo de trabalho possui 2 fases (1 e 2), e cada fase representa meio
atraso, T/2. O circuito deve ser analisado distintamente na fase 1 e 2, e a
conexo entre uma fase e outra feita pelo meio atraso.
Anlise na Fase 1
C2
Vs(z)
C1 U(z)
+
-
- +
C3 + Y (z)
-

Vref

V4(z)

+
V4(z)
1 2 - C4 Q(z)

1

V z 1Q z 2 Q z z
1

V z 2VS z z
2
2 1 4
1 S

1

1 1 q z C1 1VS z C1 2VS z z 2

1

U z 2U z z
1
2

1 1

Y z 1 Q z 2Y z z
1
2
2Q z z 2
Anlise na Fase 2
C2
Vs(z)
C1 U(z)
Vs(z) +
-
- +
C3 + Y (z)
-

Vref Q(z)

V4(z)

1 2 +

- C4

q z C1 2V4 z
2 1

1 1 1

2 q1 z 2 q1 z 1 q1 z z C1 2V4 z C1 2VS z z z C1 2V4 z C1 2VS z z 1
2 2 2

1 1
C1 2V4 z C1 2VS z z 1

2 q2 z 1 q2 z z 2
2 q1 z C2 1U z z 2

q2 z
1
C1 C1 1
2 U
z 2
1U
z z 2
2 4
V z 2 S
V z z
C2 2
C C 2
2
C2
1 2
Vs(kT)
C1 u(kT)
Vs(t) +
S1 -
- S2 S4 +
C3 + y (kT)
-
1 S3

Vref

1
2 S6

1 2 +
S5
- C4 q(kT)

1

V z 1Q z 2 Q z z
1 4
2

u kT vS kT T q kT T u kT T
1

1U z 2U z z 2


1
C C
2 U z 1U z z 1 2V4 z 1 2VS z z 1
2

C2 C2

C1 C1 1
2 U z 2 U z z 1
2 Q z z 1
V
2 S z z
2
C C 2
Phase Locked Loop (PLL)
A idia central do PLL controlar a freqncia e a fase de um VCO, atravs de
um sinal de referncia com fase in(t).
Detector de fase VCO

Funes de transferncia do PLL

o s ko k d F s VC s skd F s sH s
H s
in s s ko k d F s in s s ko kd F s ko

e s s

in s s ko kd F s
Loop-Filter
O loop-filter uma das partes mais importantes do PLL, pois define a
estabilidade e o desempenho do circuito.

R2 C
R1
R3
V1(s) V2(s)
R1
V1(s)
- R3
R2 -
+
+ V2(s)

Loop-Filter Passivo Loop-Filter Ativo


s z 1 s z 1
F s F s
s p 1 s p

z CR2 z CR2

p C R1 R2 p CR1
Funes de transferncia com Loop-Filter passivo

1 12
s 1
2

s Q ko k d p R1 R2 C
H s o
in s
s 2 1 s 12
Q
z R2C
s
s2
e s p ko k d
1
in s s 2 1 s 2 p
1
Q
1
Q
ko k d 1
1 2 Q
p z ko kd
2 2

1
s
1
s
VC s koQ ko kd 2
ko

in s
s 2 1 s 12
Q
Funes de transferncia com Loop-Filter ativo

1
s 12
o s Q
H s
in s s 2 1 s 2
1 ko k d
Q 1
p

e s s2 2
Q
in s s 2 1 s 2 1 z
1
Q
p R1C
1 12
s
2
s
VC s koQ ko

in s s 2 1 s 2 z R2C
1
Q
Freqncia de corte de 3dB

|H(j)| Loop-filter ativo

2
1 1
3db 1 1 2
2 1 1
2Q 2Q

Loop-filter passivo

1
2
3dB 1
3db 1 1 2
2 1 1
2Q 2Q
comum usar Q=0.707 para obter a
resposta ao degrau mais rpida e sem Quando z ko kd 1
overshoot.
Erro em regime permanente para um degrau de fase

Degrau de fase

in t u t in s
s

Erro de fase

e s
s ko k d F s

Teorema do valor final

lim y t lim sY s
t s 0

Erro de fase para t


s
lime t lim se s lim 0
t s 0 s 0 s k k F s
o d
Erro em regime permanente para um degrau de
freqncia
Degrau de freqncia

t
in t u t in t u t in s
0
s2

Erro de fase para t



lime t lim se s lim
s 0 s k k F s
ko k d F 0
t s 0
o d

Loop-filter ativo, F(0)=

lim e t 0
t

Loop-filter passivo, F(0)=1



lim e t ko kde max
t ko k d
VCO com offset
O PLL sempre trabalha com um offset de freqncia ou seja, com VC(t)=0 o
VCO oscila em 0.

koVo o

1 H s
o s H s in s o
s2
o
sin s
e s s
s ko k d F s

sH s H s
VC s in s o
ko ko s

Nesta condio, o PLL funciona de modo anlogo a um amplificador de tenso


operando em torno de um ponto de polarizao. S que neste caso, o ponto
de polarizao 0.
Parmetros do PLL
O PLL deve ser dimensionado em funo do tipo de sinal que ir rastrear. Trs
parmetros bsicos so usados para caracterizar o PLL: o hold-in range, lock-in
range e pull-in range.

Hold-in Range

O hold-in range o maior desvio de freqncia, em relao 0, que pode ser


aplicado ao sinal de entrada, sem que o PLL perca o sincronismo. Esta
variao deve ser suave, para que no haja overshoot no transiente.

Erro de fase em regime permanente



e
ko k d Mxima variao de freqncia
emax e emax ko kdemax


emax emax Hold in Range ko kdemax
ko k d
Lock-in Range

Quando o PLL no possui sinal de entrada, o VCO oscila em torno da


freqncia de offset. Entretanto quando uma certa freqncia aplicada
entrada, diferente de 0, o PLL pode entrar em sincronismo instantaneamente
ou aps alguns ciclos. O lock-in range mede a mxima variao de freqncia,
em torno do offset, na entrada para a qual o PLL sincroniza instantaneamente.

Lock-in range do PLL de primeira ordem, F(s)=1

F s 1

vC t kde t

0 koVo
t
o t otu t ko kd e d o 0 u t
0
t
o t otu t ko kd e d o 0 u t
0

e t in t o t

in t intu t

t
e t in t o t in o tu t ko kd e d o 0 u t
0

Se o sincronismo instantneo, a derivada do erro de fase zero

d e t
0
dt

0 in o ko kde t 0 ko kde t

Lock in Range ko kdemax


Lock-in range do PLL de ordem maior que 1
O lock-in range est fortemente relacionado com a resposta em altas
freqncias do loop filter. No caso do PLL de ordem N, o lock-in range pode
ser estimado considerando o PLL em altas freqncias como sendo de ordem
1 mas com F(s)=z/p.
z
F
p

z
Lock in Range ko kd emax
p

Pull-in Range
Durante o lock-in range, o PLL entra em sincronismo com o sinal de entrada logo
no primeiro ciclo. Entretanto, existe uma faixa de freqncias entre o lock-in eo o
hold-in range na qual o PLL sincroniza, mas aps alguns ciclos. Esta mxima
largura de faixa o pull-in range.
z
ko kd emax ko kd emax
p
Demodulador de Freqncia

vin t cos 0t x d
t

in t 0t x d
t

0
in s X s
s2 s

sH s H s
VC s in s 0 Sinal demodulado
ko ko s

VC s X s vC t x t
H s
ko ko
VC s X s
ko
O erro de fase deve ser mantido dentro da regio vlida do detector de
fase.

VC s H s
e s X s X s
F s k d F s k d ko s F s k d ko


e t emax emax
j F j kd ko

Com o filtro F(s) Ativo, a condio acima alcanada para todas as


freqncias quando:

p
emax
z ko k d
Exemplo

Projetar um demodulador de FM com PLL, com as seguintes especificaes:

Sinal de FM Caractersticas do PLL

FM estreo com e
faixa de freqncia
de 0 a 53kHz. kd 0.8

2 75kHz ko 26.9 106

0 2 10.7MHz Freqncia de offset igual a 10.7MHz

x t 1
-Vc(t)
R2 C1


R3

vin t f 0t x d PD R1
R3

-
Vin(t)
-
t +
Vc(t)+Vo
R3 +

Suaviza a resposta ao
Q 1 2 Vo

transiente 2.5V

VCO
2
1 1
3db 1 1 2
2 1 1
2Q 2Q

2


1 1 1 161.8 103 rd s
2 53 10 1 1
3
1
1
2
1 2 1

2 2
2 2
ko k d 26.9 106 0.8
1 161.8 10
3
p 822 106
p p

2 1 2
Q z 17.5 106
1 z 2 161.8 10 z
3

Escolhendo C1=10nF

z R2C1 17.5 106 R2 10 109 R2 1750

p R1C1 822 106 R1 10 109 R1 82.2 103

2 75 103
vC t x t vC t x t vC t 0.018 x t
ko 26.9 10 6

Teste do erro de fase


p 822 106 2 75 103
emax 1 10 3

z ko k d 3
17.5 10 26.9 10 0.8
6
Modulador de Fase e Freqncia
Modulador de freqncia quando VP=0

Modulador de fase quando VF=0

ko 1 H s ko 1 H s H s
o s H s in s Vo s VF s VP s
s s kd

ko 1 H s ko 1 H s H s
e s 1 H s in s Vo s VF s VP s
s s kd
in t 0t sinal de um oscilador a cristal

vo t Vo tenso constante

0 koVo freqncia de offset

0 ko 1 H s H s
o s 2
VF s VP s
s s kd

ko 1 H s H s
e s VF s VP s
s kd
Modulador de Fase

VF s 0

0 H s
o s 2
VP s
s kd

H s
e s VP s
kd

A freqncia de corte de H(s) deve estar acima da mxima freqncia do sinal


modulador, desta forma H(s)1.

0 VP s vP t
o s o t 0t
s2 kd kd

Desvio de fase 1 kd
Modulador de Freqncia

VP s 0

0 ko 1 H s
o s VF s
s2 s
ko 1 H s
e s VF s
s

A funo de transferncia H(s) passa baixas e, conseqentemente, (1-H(s))


passa altas. Devemos escolher a freqncia de corte de H(s) abaixo da mnima
freqncia do sinal modulador, de forma que (1-H(s))1.

0 ko 0
o s 2
VF s o s koVF s
s s s

Desvio de freqncia
o t 0 kovF t ko
Modulador FM com multiplicador de freqncia

O VCO junto com o divisor por N


equivalente a um novo VCO
com constante ko`=ko/N.

ko
ko
N

o t 0 kovF t

Sada em oN

oN t N0 NkovF t

Nko ko
Sintetizador de Freqncias

O sintetizador de freqncias um circuito capaz de gerar freqncias muito


precisas, segundo uma determinada programao. Os sintonizadores de rdio
digitais so exemplos tpicos de sintetizadores de freqncias. O sinal in vem de
um oscilador a cristal, com freqncia 0 muito estvel e preciso, e o sinal de
sada tomado em oN. O divisor por N programvel, de forma que a
freqncia de sada seja N0.
Sintetizador de Freqncias com Prescaler
Os sintetizadores podem ser usados para gerar freqncias muito elevadas, na
faixa de centenas de MHz e alguns GHz. Os contadores programveis, devido
complexidade dos circuitos lgicos, no conseguem operar nestas faixas de
freqncias. A soluo para este problema o uso de divisores fixos (no
programveis), com circuitos lgicos simples, mas rpidos, chamados
prescalers.

Freqncia de sada oN NP0

Passo de freqncia oN P0
Sintetizador de Freqncias com Prescaler de
Mdulo P+Q
O sintetizador com prescaler simples possui o inconveniente da freqncia de
sada variar em saltos de P0. Quando P grande, no caso de freqncia de
sada muito elevada, a resoluo do sintetizador muito ruim. Para solucionar
este problema, usamos um prescaler de mdulo duplo. Este tipo de prescaler
faz a diviso por P ou P+Q, segundo um sinal de controle.

SA 0 ( P Q)

SA 1 P

NA
Inicialmente, AS=0 e continua assim at o contador A transbordar. Quando A
transborda, a contagem total (P+Q)A. A contagem continua at o contador N
transbordar. Isto ocorre para (N-A)P pulsos.

Contagem final D

D P Q A N A P D QA NP

Freqncia de sada
oN QA NP o Resoluo em freqncia oN Q0

Circuito de reset
Modulador FM com freqncia de portadora ajustvel

oN QA NP o

oN Q0
Detectores de Fase
Existem vrios tipos de detectores de fase, cada um com caractersticas
distintas. O comportamento do PLL muito dependente do tipo de detector de
fase.

Detector de fase por multiplicao analgica

Clula de Gilbert
vin t Ain cos 0t
Vin(t) Vd(t)

vo t Ao cos 0t
Vo(t)

vd t Ao Ain cos 0t cos 0t


Ao Ain
2
cos cos 20t
Ao Ain
vd t cos Funo no linear do erro de fase
2
Neste detector, o erro de fase deve estar compreendido na faixa 0. A
tenso Vd zero quando =/2, e neste erro de fase que o PLL sincroniza.
Detector de fase com Ou-exclusivo

2T

Vin(t)
Vd(t)
Vo(t)
T

2 AT
vd t
T

A
vd t Funo linear do erro de fase

Por questes de simetria do detector de fase,


o PLL deve ser projetado para sincronizar em
=/2
Detector de fase seqencial com Flip-Flop

1
F1

D Q Vd(t)

Vin(t) CLK Q

RESET

D Q

Vo(t) CLK Q

F2

2T
Funo linear do erro de fase e
T
com ampla faixa 22. O
A sincronismo ocorre em =0.
vd t
2
Tiristores
Os tiristores so dispositivos semicondutores empregados na comutao de
cargas com elevada potncia.

SCR - Silicon Controlled Rectifier


O SCR basicamente uma chave, cujo fechamento controlado por um sinal
externo. A conduo, quando ocorre, somente em um sentido, como no diodo.
Uma vez acionada, a chave s abrir quando a corrente ficar abaixo de um
valor mnimo IH.

Smbolo Circuito Equivalente


Anodo (A)
Anodo (A)

Porta (G)

Catodo (K) Porta (G)

Catodo (K)
Funcionamento do SCR

Anodo (A)

IA
+

IG
VF
Porta (G)
_

Catodo (K)

VF(BR) Tenso de ruptura direta


IH Corrente de reteno (sempre positiva)
VBR Tenso reversa de ruptura
TRIAC - Triode for Alternating Current

O TRIAC comporta-se como dois SCRs em paralelo, mas com polaridades


opostas. Entretanto, pode ser acionado pela corrente de gate em ambos os
sentidos. Todas as combinaes de corrente de gate e anodo so possveis:
positivo-positivo, positivo-negativo, negativo-negativo e negativo-positivo.

Smbolo

Anodo 1 (A1)
O TRIAC muito usado em controle de velocidade de
motores eltricos, controle de aquecimento e
Porta (G) acionamento de cargas em corrente alternada em
geral.
Anodo 2 (A2)
Funcionamento do TRIAC

Anodo1 (A1)

IA
+

IG
VF
Porta (G)
_

Anodo 2 (A2)

VF(BR) Tenso de ruptura direta


IH Corrente de reteno (sempre positiva)
DIAC - Diode for Alternating Current
Smbolo
O DIAC basicamente um TRIAC sem o gate. comumente Anodo 1 (A1)

usado como dispositivo de disparo dos TRIACs e SCRs. Em


geral, as tenses de disparo so pequenas, algumas dezenas
de volts, e as correntes tambm, alguns amperes.
Anodo 2 (A2)

Anodo1 (A1)

IA
+

V
_

Anodo 2 (A2)

VBR Tenso de ruptura


IBR Corrente de ruptura
VF Tenso mnima aps disparo
Exemplo de aplicao - DIMMER
RL
Comeando pelo ciclo positivo, o capacitor se
carrega at alcanar a tenso de disparo do DIAC,
quando ento se descarrega totalmente pelo gate
Rs
do TRIAC, acionando-o. partir deste momento,
Vre de toda tenso da rede aplicada carga, e
R
DIAC
permanece assim at o incio do ciclo negativo,
TRIA C
onde o TRIAC se desliga. Tudo acontece de forma
idntica no ciclo negativo. A potncia dissipada na
C
carga depende do ngulo de conduo do TRIAC.
ngulo mnimo e mximo de disparo
O o tempo de conduo do dimmer controlado pelo ngulo de disparo. O
tempo de conduo mximo quando o ngulo de disparo mnimo, min. O
tempo de conduo mnimo quando o ngulo de disparo mximo, max.
O resistor Rs tem a funo de limitar a corrente no DIAC quando R=0, e
Rs<<Rmax. Quando R=0 praticamente no h defasagem entre a tenso no
capacitor e a rede.
RL Rs R

Clculo de min

VBR Vm sin min

VBR
min arcsin
Vm

Clculo de max

max min
Clculo da mxima constante de tempo

Rs

R
Vre de(t)

Vc(t)

dvC vC Vm sin
Rs R C
d
vrede t Vm sin t
A equao diferencial deve ser resolvida
com a condio inicial Vc(0)=-VF.
dvC t vC t Vm sin t

Vm sin cos

dt Vm
vC e

VF
1
2 2
1 2 2
t
A mxima constante de tempo pode ser calculada fazendo:

vC max VBR

Simplificao de Vc().

e 1

V Vm sin cos
vC m 2 2 VF
1 1 2 2

Vm Vm sin max cos max


VF VBR
1 1
2 2 2 2

1 cos V m Vm 1 cos max 4Vm sin max VF VBR 4 VF VBR


2 2 2

max

2 VF VBR
Exemplo de projeto

Dimmer para um aquecedor de 3000W em 110VRMS

1102 156
RL 4 I L max 39 A
3000 4

Vm 110 2 156V 2 60 377rd s

TRIAC DIAC

2N5444 SMDB3

VF ( BR ) 200V VBR 32V

I A max 56 A VF 13V
Clculo dos ngulos mnimo e mximo de disparo

VBR 32
min arcsin arcsin 0.2rd
m
V 156

max min 2.9rd

Clculo da mxima constante de tempo

1 cos V m V 1 cos max 4Vm sin max VF VBR 4 VF VBR


2 2 2

max m

2 VF VBR

1 cos 0.3 156 1562 1 cos 0.2 4 156 sin 0.2 13 32 4 13 32


2 2

2 13 32 377

0.018

Valor exato 0.016

Erro 12.5%
Clculo de Rs, R e C

Rs R C 0.018

Adotando C=50nF
RL
4
0.018
Rs R 9
360k
50 10
Rs
5k
Rs deve ser escolhido de forma
a limitar a corrente que circula
Vrede R
pelo potencimetro e o DIAC. VOFF = 0 355k U1
VAMPL = 156 SET = 0.2 DIAC
Com Rs=5k a mxima corrente FREQ = 60 X1
2N5444
ser 32mA.
C
50n

R 360 103 5 103 355k


0