Escolar Documentos
Profissional Documentos
Cultura Documentos
El procesador debe:
– Captar instrucciones de la memoria
– Interpretar instrucciones
– Captar datos de la memoria
– Procesar datos
– Enviar datos hacia la memoria o periférico
El Procesador: Estructura Básica
CPU
Computer Arithmetic
Registers and
I/O Login Unit
System CPU
Bus
Internal CPU
Memory Interconnection
Control
Unit
El Procesador: Componentes internos
• Unidad de control
• Unidad aritmética y
lógica
• Coprocesador
matemático (FPU, NPU)
• Memorias Caché
• Registros
• Bus interno
Componentes internos: Unidad de
Control
Control Unit
CPU
Sequencing
ALU Login
Control
Internal
Unit
Bus
Control Unit
Registers Registers and
Decoders
Control
Memory
Unidad de Control (CU)
• Operaciones aritméticas
Unidad Aritmética y Lógica
• Operaciones Lógicas
Unidad Aritmética y Lógica
• Operaciones integradas ALU
Componentes internos: Registros del
Procesador
• Los registros del procesador se emplean para controlar instrucciones en
ejecución, manejar direccionamiento de memoria y proporcionar capacidad
aritmética.
• Los registros son elementos de almacenamiento temporal dentro del
microprocesador con capacidad de 4 bits hasta 64 bits.
• Los registros son direccionables por medio de una viñeta, que es una
dirección de memoria.
• Los registros se dividen en:
– Registros de segmento
– Registros de apuntadores de instrucciones
– Registros apuntadores
– Registros de propósitos generales
– Registro índice
– Registro de bandera.
Registros del Procesador
Memorias Cache
Operación de cache:
La dirección generada por el procesador es comparada
con los datos que están almacenados en cache:
• Si el dato está presente, el procesador lo lee desde cache
• Si el dato no está presente, se transfiere desde la memoria
principal a cache.
Memorias Cache
Terminología
• Bloque : unidad mínima de almacenamiento en cache
• Acierto : palabra buscada pertenece a bloque presente en
cache
• Desacierto : palabra buscada pertenece a bloque ausente en
cache
• Razón de acierto : fracción de referencias a memoria que
producen aciertos
• Razón de desacierto : 1 - (razón de acierto)
• Tiempo de acierto : tiempo en leer un dato del cache
• Penalidad de desacierto : (tiempo en reemplazar bloque) +
(tiempo de lectura de dato al procesador)
Memorias Cache
Organización Típica de Cache
Memorias Cache
Tipos:
Existen 3 tipos de memoria caché cuyo funcionamiento es análogo:
• L1 o interna:
– Situada dentro del propio procesador
– Es de acceso más rápido y costosa.
– Contiene conjunto de instrucciones y datos
– Capacidad: varía entre 32 y 64 KB
• L2 o externa/interna:
– Situada en el procesador o entre el procesador y la RAM
– Contiene instrucciones de aplicaciones
– Capacidad: oscilan en la actualidad entre 256 kB y 8 MB
• L3 o externa:
– Situada entre el procesador y RAM
– Contiene instrucciones y datos de tercer nivel
Memorias Cache
Composición Interna
Aspectos de Diseño
Políticas de ubicación:
Decide dónde debe colocarse un bloque de memoria principal que entra en la
memoria caché. Las más utilizadas son:
• Directa:
A un bloque de la memoria principal le corresponde una posición y un número de
bloques de la memoria caché.
• Asociativa:
Cualquier bloque de memoria principal puede ir en cualquier bloque de memoria
caché.
• Asociativa por conjuntos:
La memoria caché se divide en varios conjuntos de bloques, así a un bloque de
memoria principal le corresponde un conjunto de bloques de memoria caché. Dicho
bloque de memoria podrá ubicarse en cualquier posición dentro del conjunto
asociado de la memoria caché.
Memorias Cache
Factores de Diseño
Política de extracción:
Determina cuándo y qué bloque de memoria principal
es necesario traer a la memoria caché. Existen dos
políticas muy extendidas:
• Por demanda: un bloque solo se trae a memoria
caché cuando ha sido referenciado y se produce un
fallo.
• Con prebúsqueda: cuando se referencia
determinado bloque de memoria principal, se trae
además el bloque siguiente
Memorias Cache
Factores de Diseño
Política de reemplazo:
Determina qué bloque de memoria caché debe abandonar
cuando no existe espacio disponible para un bloque entrante.
Hay tres políticas muy importantes que son:
• Aleatoria: el bloque es reemplazado en forma aleatoria.
• FIFO: permite determinar qué bloque debe abandonar caché.
Este algoritmo generalmente es poco eficiente.
• LRU (Least Recently Used ): determina el bloque más antiguo
que no se referencia para que abandone la caché. Como esta
política es difícil de implementar en hardware normalmente se
usan versiones un poco simplificadas.
Memorias Cache
Factores de Diseño
Política de escritura:
Determina cuándo se actualiza la información en memoria
principal cuando se ha escrito en memoria caché. Existen dos
políticas principales:
• Escritura inmediata (Write Through) : cuando se escribe un
bloque en memoria caché se actualiza directamente la
información también en memoria principal, manteniendo la
coherencia en todo momento.
• Escritura aplazada (Write Back,): cuando se escribe un bloque
en memoria caché, se marca con un bit especial llamado
normalmente dirty bit. Cuando el bloque sea desalojado de
memoria caché se comprueba este bit, y si está activado, se
escribe la información de dicho bloque en memoria principal.
Memorias Cache
Valores Típicos:
BUS INTERNO
• Simple
• Predicible
• Contenido de PC copiado a MBR
• Especial ubicación en memoria (Ejm: puntero de
pila)
• MBR es copiado en memoria
• PC es cargado con la dirección de rutina de
interrupción
• Se ejecuta la siguiente instrucción
Flujo de Datos (Diagrama de
interrupción)
Flujo de Datos (Diagrama Indirecto)
Fila de Procesamiento ( Pipeline)
Especificaciones:
• MARCA: INTEL
• TIPO: PENTIUM IV
• FRECUENCIA DE RELOJ: 1.6 GHz.
• FRECUENCIA DE BUS: 400 MHz.
• CACHÉ L2: 256 KB.
• FORMATO: PGA
El Procesador Comercial
P II
P IV
P IV
P III
El Procesador Comercial
El Procesador Comercial