UNIVERSIDAD NACIONAL DE INGENIERÍA

FACULTAD DE INGENIERÍA MECÁNICA

ANÁLISIS Y DISEÑO DE CIRCUITOS DIGITALES (MT-127)

TEMA:
“PLD – DISPOSITIVOS LÓGICOS PROGRAMABLES”

Subtitle
Autor:

Ing. Daniel Leonardo Barrera Esparta

 AGENDA

I.- INTRODUCCIÓN

II. DISPOSITIVOS LÓGICOS PROGRAMABLES

III.- DISPOSITIVOS LÓGICOS PROGRAMABLES DE ALTO NIVEL

OBJETIVOS.

 Introducción a los FPGA.

I.- INTRODUCCIÓN

Los dispositivos lógicos programables (o PLD, por

sus siglas en inglés) permiten el empaquetamiento
de soluciones en un circuito integrado, cuyo se
basa en bibliotecas y mecanismos específicos de
mapeado de funciones, mientras que su
implementación tan sólo requiere una fase de
programación del dispositivo que se suele realizar
en corto tiempo. En la actualidad, el diseño de
ASIC (circuitos integrados desarrollados para
aplicaciones específicas) domina las tendencias en
el desarrollo de aplicaciones a nivel de
microelectrónica como smartphones, plataformas
de videojuegos, etc.
I.- INTRODUCCIÓN
Los FPGA (arreglos de compuertas
programables en campo) y CPLD
(dispositivos lógicos programables
complejos) ofrecen las mismas ventajas
de un ASIC, sólo que a un menor costo;
es decir, el costo por desarrollar un ASIC
es mucho más alto que el que precisaría
un FPGA o un CPLD, con la ventaja de
que ambos son circuitos reprogramables,
en los cuales es posible modificar o borrar
una función programada sin alterar el
funcionamiento del circuito. En la
actualidad estos dispositivos reemplazan
a los circuitos MSI y SSI, e incluso VLSI.
I.- INTRODUCCIÓN

CATEGORÍA CARACTERÍSTICAS
Diseño totalmente a la Total libertad de diseño, el desarrollo requiere todas las etapas del
media (Full-Custom) proceso de fabricación. Los riesgos y costos son muy elevados; sólo se
justifican ante grandes volúmenes o proyectos con restricciones (área,
velocidad, consumo de potencia, etcétera).
Natruces de puertas Estructura regular de equipos básicos, que se pueden personalizar.
prefundidas (Semi-custom / El diseño está limitado a las posibilidades de la estructura prefabricada.
gate arrays)
Celdas estándares pre- Se utilizan celdas estandarizadas. Se tiene libertad en el diseño, sin
caracterizadas (Semi-custom embargo el desarrollo exige el proceso de fabricación completo.
/ standard cells)
Lógica programable (FPGA, Son dispositivos fabricados y revisados que se pueden personalizar
CPLD) desde el exterior mediante técnicas de programación. Se utilizan
bibliotecas y mecanismos específicos de mapeado de funciones. Su
implementación solo requiere de una fase de programación del
dispositivo.
II.- DISPOSITIVOS LÓGICOS PROGRAMABLES

DISPOSITIVO DESCRIPCIÓN
PROM Programmable Read-Only Memory: memoria programable
de sólo lectura.
PLA Programmable Logic Array: arreglo lógico programable
PAL Programmable Array Logic: lógica de arreglos programables
GAL Generic Logic Array: arreglo lógico genérico
CPLD Complex PLD: dispositivo lógico programable complejo
FPGA Field Program Gate Array: arreglos de compuertas
programables en campo
II.- DISPOSITIVOS LÓGICOS PROGRAMABLES

La arquitectura básica de un PLD está formada por un arreglo de

compuertas AND y OR conectadas a las entradas y salidas del dispositivo.

Arreglo AND: Está formado por varias compuertas AND interconectadas

a través de alambres, los cuales cuentan con un fusible en cada punto
de intersección que serán fundidos o apagados para eliminar las variables
que no serán utilizadas.
II.- DISPOSITIVOS LÓGICOS PROGRAMABLES

Arreglo OR: Está formado por varias compuertas OR interconectadas

a través de alambres, los cuales cuentan con un fusible en cada punto
de intersección que serán fundidos o apagados para eliminar las variables
que no serán utilizadas.
II.- DISPOSITIVOS LÓGICOS PROGRAMABLES

MEMORIA PROM
(Se utiliza como una memoria
direccionable mas no como
dispositivo lógico por la limitación de
las compuertas AND fijas)

PLA
(Es llamado también FPLA ya que es
El usuario el que lo programa)

PAL
(Mejoro los PLA en cuanto a los retardos
Provocados por la implementación de
Fusibles adicionales).
II.- DISPOSITIVOS LÓGICOS PROGRAMABLES
El arreglo lógico genérico (GAL) es similar al PAL, ya que se forma con
arreglos AND programable y OR fijo, con una salida lógica programable.
Las dos principales diferencias entre los dispositivos GAL y PAL radican
en que el primero es reprogramable y contiene configuraciones de salida
programables. Los dispositivos GAL se pueden programar una y otra vez,
ya que usan la tecnología E2 CMOS (Ellectrically Erasable CMOS: CMOS
borrable eléctricamente), en lugar de tecnología bipolar y fusibles.
II.- DISPOSITIVOS LÓGICOS PROGRAMABLES
III.- DISPOSITIVOS LÓGICOS PROGRAMABLES DE ALTO NIVEL

Los PLD de alto nivel de integración integran el sistema en un chip (SOC)

lo cual reduce espacios y costos.
CPLD: Arreglo de múltiples PLD agrupados como bloques en un chip,
también conocido como EPLD ó PLD mejorado, super PAL o Mega PAL.
III.- DISPOSITIVOS LÓGICOS PROGRAMABLES DE ALTO NIVEL
DISPOSITIVO DESCRIPCIÓN
Arreglos de Es la parte del CPLD que identifica el porcentaje de términos
productos de implementados por cada macrocelda y el número máximo de
términos. productos de términos por bloque lógico.
Esquema de Mecanismo utilizado para distribuir los productos de términos a las
distribución de macroceldas; esto se realiza mediante el arreglo programable de
términos. compuertas OR de un PLD. Los GAL22V10 usan un esquema de
distribución variable (8,10,12,14 o 16 productos por macrocelda), los
CPLD como la familia MAX de Altera Corporation y Cypress
Semiconductor, distribuyen cuatro productos de términos por
macrocelda.
Macroceldas Una macrocelda de un CPLD está configurada internamente
por flip-flops y un control de polaridad que habilita cada afirmación o
negación de una expresión. Los CPLD suelen tener macroceldas de
entrada/salida, de entrada y ocultas, mientras que los PLD sólo tienen
macroceldas de entrada/salida.
III.-1 ARREGLOS DE COMPUERTAS LÓGICAS EN CAMPO (FPGA)

Los dispositivos FPGA se basan en lo que se conoce como arreglos de

compuertas, los cuales consisten en la parte de la arquitectura que
contiene tres elementos configurables: bloques lógicos configurables
(CLB), bloques de entrada y de salida (IOB) y canales de comunicación
[7]. A diferencia de los CPLD, la densidad de los FPGA se establece en
cantidades equivalentes a cierto número de compuertas. Por adentro, un
FPGA está formado por arreglos de bloques lógicos configurables (CLB),
que se comunican entre ellos y con las terminales de entrada/ salida (E/S)
por medio de alambrados llamados canales de comunicación. Cada FPGA
contiene una matriz de bloques lógicos idénticos, por lo general de forma
cuadrada, conectados por medio de líneas metálicas que corren vertical y
horizontalmente entre cada bloque.