MODULADOR FM

 ALUMNO: ALEXCHAHUARES FLORES

 CURSO: CIRCUITOS ELECTRONICOS 3
 El PLL es un sistema de Ciclo de Enganche de Fase, o como lo dice sus siglas en ingles, Phase Locked
Loop.

El PLL se basa por tener tres bloques internos. (en algunos casos se suele expandir en mas bloques,
pero lo mas básico es con tres bloques).

1) Un Comparador de Fase : Compara la fase se las señales , es decir tienen que tener una frecuencia
similar, y esta comparación es satisfactoria cuando ambas señales poseen la misma fase.
2) Un VCO: es un oscilador controlado por tensión es decir se genera una señal de reloj que varia su
frecuencia según el nivel de tensión que la controla.
3) Un filtro pasa bajos: Se utiliza para convertir la frecuencia en tensión es decir al aumentar la
frecuencia el capacitor del filtro se carga mas rápidamente y logra un nivel de tensión mas alto.
SIMULACION
 𝟏
Frecuencia de corte 𝒇𝒄 = = 𝟏𝟓. 𝟗𝑲𝒉𝒛
𝟐𝝅𝑹𝑪
¿Qué es un bucle de bloqueo de fase?

 Un bucle de bloqueo de fase es básicamente un circuito que implementa un bucle de

retroalimentación para procesar una señal de entrada y coincidir con su fase. La salida del oscilador
de control de voltaje (VCO) se alimenta al comparador de fase junto con la señal de entrada. El VCO
genera una forma de onda digital cuya fase coincide con la de la señal de entrada. La combinación da
como resultado un "bloqueo de fase", donde el circuito PLL coincide con la fase y la frecuencia de la
señal de entrada. Hay muchas aplicaciones de un circuito PLL. Los circuitos PLL pueden demodular
una frecuencia de FM, multiplicar frecuencias, sincronizar los relojes del procesador y muchas otras
cosas.
 Reemplazar C1 con una capacitancia diferente afecta el rango de bloqueo del PLL de manera
exponencial. Cuanto más alta sea la capacitancia, más bajos y estrechos serán los rangos de captura y
bloqueo. Podemos observar esto al graficar la frecuencia de entrada (KHz) frente al voltaje (mV DC)
en C3 . Las frecuencias más allá de los rangos mostrados en los gráficos para cada capacitor respectivo
romperán el bloqueo de fase y generarán una lectura de voltaje inexacta a través de C3.