Você está na página 1de 32

UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ

DEPARTAMENTO DE ELETRÔNICA
TECNOLOGIA EM ELETRÔNICA

OSCILOSCÓPIO DIGITAL IMPLEMENTADO EM FPGA

TRABALHO DE DIPLOMAÇÃO

Alunos : Irony Francisco Baron


Luciano Ricardo Ayres

Professor orientador : Luiz Fernando Copetti


INTRODUÇÃO

 Protótipo com componentes comuns e


software em DOS no PC.
 Aperfeiçoamento do protótipo
Kit Xilinx
CONECTORES DE EXPANSÃO

CONECTOR DB15

LEDS
DISPLAY

CONECTOR DB9

CHAVES CONECTOR PS2


Kit Xilinx
 Fpga - Field Programmable Gate Array.
 Vhdl - Very high speed integrated circuit Hardware
Description Languages.
 MicroBlaze - Soft Core Processor – RISC.
VGA

 Sinais para geração de imagem em um monitor.


 Varredura da tela.
VGA

 Gera sinais para controle de sincronismo

Sincronismo
Clock Vertical
25Mhz
Contador_HS Contador_VS

Sincronismo
Horizontal

RGB RGB
Comparador
VGA
 Geração da interface.
 Recebe imagem do sinal amostrado.

Imagem do Sinal Amostrado

DB 15
MicroBlaze RGB
Gerador da Interface Sincronismo
Seleção de
Caracteres,
cores e
botões

Referência para Geração dos sinais de Cores


VGA
 Geração das imagens fixas e cursor.

Sinal dos
caracteres
Botões

Grade
Coordenadas da
varredura Sinal RGB
Tela Layers

Corpo

cursor
Coordenadas do
cursor
VGA
 Geração do caracter.
x endereço Código ASCII y
Codificador RAM
Mapa_Tela Codificador
y

endereço

MicroBlaze
RAM x
My_Ascii
Codificador
linha

pixel
cor RGB
RAM
Mapa_Cor Combina
Sinais
Interface
Mouse
 Envia dados referentes ao movimento e estado dos botões do
Mouse

Transferência Host-Mouse Transferência Mouse-Host

Pacote de Dados enviados pelo Mouse


Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Botão Botão Botão
Byte 1 Y Overflow X Overflow Y MSB X MBS 1 Meio Direito Esquerdo

Byte 2 Movimento X

Byte 3 Movimento Y
Controlador do Mouse
 Executa o Protocolo para a comunicação com o Mouse.
 Clock gerado pelo Mouse para a recepção ou transmissão de dados.

Data
Habilita Mouse Comando para Habilitar o Mouse
Clock

Coordenada X
Recebe Mouse Coordenada Y
Interrupção
Habilita Mouse
 Envia o Valor OXF4h para o Mouse. Habilita o Mouse.

Clock
Temporizador
Porta Clock
100ms

Comando para
Habilitar o
Mouse

Data Porta Data Mux 0XF4h Contador


Recebe Mouse
 Gera um pedido de interrupção para o microprocessador caso
algum botão do Mouse seja pressionado.
 Recebe os Dados do Mouse e os converte em posição X e Y.

Clock Controle Acumulador


Coordenada X
Protocolo X
Data PS2

Registrador Acumulador
Coordenada Y
33 bits Y

Registrador Interrupção
Bloco Analógico
 Condicionamento do Sinal Analisado.
 Conversão Analógico/Digital.
 Dois canais independentes.

Amplificador
Entrada do Sinal Amplificador Conversor
de ganho
Canal A Entrada A/D
variável

Bloco Digital

Amplificador
Entrada do Sinal Amplificador Conversor
de ganho
Canal B Entrada A/D
variável
Bloco Analógico
Entrada do sinal analógico
Conectado ao conector de expansão A2 da placa Xilinx

Canal A

Canal B

Conversor analógico/digital Amplificador de ganho variável Amplificador de entrada


Amplificador de Entrada
 Atenuação do Sinal.
 Casamento de impedância.
 Acoplamento : CA/CC/GND.
R19
1K

Ligado no Bloco Digital


Q2 Q1
GND GND R18
1K
BC548 BC548

D4 D3

1N4004 1N4004
+5V

SIL-100-02

J4
1 C18
2

RL1 100n

G2R-1E-DC5 +5V

RL2
C19
G2R-1E-DC5 100n
GND GND

R20 VC1 D1
1M 2.4p 1N4148 GND

4
U5:B
5
7
6
Ao Amplificador com Ganho Variável
TL084

11
R12 C16
110K 22p D2
1N4148

-5V

C17
100n

GND GND GND


Amplificador de ganho variável
 Ganho do amplificador vertical do osciloscópio.
D7
1N4148

D6
Ligado no Bloco Digital
1N4148

+5V D5
1N4148
C12 C14 R15 R16 R17
U4 10u 100n 1K 1K 1K
R11 2
EN
2K4 15 13
A2 +V
16
A1
R9 1 14
A0 GND
GND GND +5V
910R 9 3 -5V
IN8 -V
10
IN7
R14 11
IN6
12
IN5
412R 7
IN4 C13 C15
6 10u 100n
IN3
R13 5
IN2
4 8
IN1 OUT
162R
MPC508
R10
GND GND
10R

-5V
11

R8 U5:A
2
Do Amplificador de Entrada 1
402R Ao Cconversor Analógico/Digital
3
TL084
4

+5V

GND
Conversor Analógico/Digital
 Resolução : 8 bits
 Taxa de amostragem máxima : 80 Mas/s
 Circuito sugerido pela Texas Instruments.

+5V

100n
C9

C8

10u

GND
R2
470R U2

19

12

11
C10

1
47p

+ VS

GND
RSEL
INT/EXT
D7
2
4

R1 U1:A GND GND D6


2 R7 3
Do Amplificador de Ganho Variável 1 17
470R +IN D5
3 4
39R
OPA2681 D4
ADS831 5
8

D3
6
+5V Ligado no Bloco Digital
R4 R5 16
-IN D2
7
15
CM D1
C1 C2 8

VDRV
282R

REFB

REFT
470R

GND

CLK
100n 100n D0
9
U3:A

20

13

18

14

10
+3.3V
2 1
GND GND GND
8

U1:B R6 74LS04
5
7 47R
6
OPA2681
C11 C7 C3 C4 C6 C5
4

100n 10u 100n 2u2 2u2 100n


R3
1K

GND GND GND GND GND GND GND GND


Aquisição
 Implementado para receber os dados digitalizados dos
canais A e B para posterior apresentação na tela.

Clock 50Mhz Base de Tempo

Canal A e B – Conversor Dado/ Memória de Vídeo


Buffer de Entrada RGB
Digitalizados Endereço Do Sinal

Trigger
Base de Tempo
 Gera a Freqüência de Amostragem a partir do Clock do
Sistema.
 A seleção da Frequência de Amostragem é feita através do
Software.

Seleção da Freqüência de
Amostragem

Clock 50Mhz Contadores Mux Freqüência de Amostragem


Buffer de Entrada
 Armazena os Dados recebidos dos Conversores
Analógicos/Digitais – Canal A e B.

Canal A e B –
Dado_Buffer
Digitalizados

Memória
Clock – Freqüência de
Amostragem
Contador Contador Clock Leitura
Disparo_ Trigger

Reset_Trigger Comparador
Trigger
 Dispara a Aquisição do Sinal.
 Disparo em função do Nível e Rampa do Sinal
 Seleção da Rampa – Subida ou Descida do Sinal

Seleção da Rampa do Sinal


Frequência de
Amostragem

Canal A
Registrador
Mux Mux
Disparo
Canal B Comparador Registrador
Trigger

Seleção da Fonte do Trigger Nível do Trigger Reset Trigger


Conversor Dado/Endereço
 Converte o Dado Recebido do Buffer de Entrada em um Endereço
para a Memória de Vídeo do Sinal.

Clock 25Mhz

Off-Set A
Off_Set

Endereço =
(256 X Dado_Buffer) Endereço para
Dado_Buffer Mux
+ Deslocamento Memória de Vídeo
Horizontal

Off_set
Off-Set B
Memória de Vídeo do Sinal
 Converte os Endereços recebidos do Conversor Dado/Endereço
em uma imagem do sinal medido.
 Organização da Memória = 64K X 2 bits. Dual Port.

Clock 50Mhz Decodificador RGB Sinal


Endereço – do
Conversor Dado/
Memória
Endereço

Habilita Leitura
Start/Stop Registrador Contador
Clock 25Mhz
Formação do Sinal na Tela
 Tamanho da tela para a exibição do sinal : 256 x 256 pixels.

Endereço 0

Endereço 32768

Endereço 65536
Arquitetura
 MicroBlaze
 OPB – On-chip Periferal Bus
 IP – Intellectual Property

DMA Timer

Memória
local
OPB
MicroBlaze

Controlador
Periféricos Ethernet de Aplicativos
do Memória do
usuário usuário
Arquitetura

 Interface com
periféricos do
usuario.

 Interface com
memorias.
Firmware
 Implementado para o MicroBlaze.
 Linguagem C.
 Responsável pela integração dos blocos.
 Acessa registradores
Firmware
Firmware
 void pprint(int x, int y, Xuint32 cat, Xuint32 cor)
 Registrador para controle de impressão de caracteres.
3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1 9 8 7 6 5 4 3 2 1 0
1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
COR DO CARACTER CARACTER ENDEREÇO DE MEMORIA

 void le_xy(void)
 Registrador para leitura dos dados do mouse.
3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1 9 8 7 6 5 4 3 2 1 0
1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
COORDENADA Y COORDENADA X BOTÕES
Ferramenta para
desenvolvimento
 Video do Software ISE.