Dias de aula: TER e QUI

Horário: 15h20 às 17h50

PROFª. KELLEN GOMES

Email: prof.kellendiane@gmail.com
Atendimento para dúvidas:
TER e QUI de 18h às 19h
QUA e SEX de 15h30 às 17h
Sala 29: gabinete 7
Cap.4 – Circuitos Lógicos
Combinacionais

2
4.1 Forma de soma-de-produtos

 Exemplos de expressões dessa forma:

Produto de somas
4.2 Simplificação de circuitos lógicos
Qual a expressão booleana?

Simplificação do circuito acima:

4.3 Simplificação algébrica
 Passos essenciais para a simplificação:
Exemplo: Simplifique o circuito abaixo.
 Exercícios
4.4 Projetando circuitos lógicos combinacionais

 Quando o nível de saída desejado de um circuito lógico

é dado para todas as condições de entrada possíveis, os
resultados podem ser apresentados em uma tabela-
verdade.

 A expressão booleana do circuito pode ser derivada da

tabela-verdade.
 Quatro casos distintos em que o circuito anterior terá
saída em ALTO:
 E para a situação em que teremos duas situações com
saída em ALTO? Como se implementa?
 A expressão booleana para a saída x é?
Procedimento completo de projeto
 E como implementamos o circuito anterior apenas
com portas NAND?
4.5 Método do Mapa de Karnaugh
 Método gráfico usado para simplificar uma equação
lógica ou para converter uma tabela-verdade no seu
circuito lógico correspondente.

 Limitado (na prática) para seis variáveis.

 Em geral, para variáveis acima de 4 usa-se programa de

computador.
Formato do Mapa de Karnaugh
Formato do Mapa de Karnaugh
Agrupando dois termos (pares)
Agrupando quatro termos (quartetos)
Agrupando oito termos (octetos)
Passos para obter simplificação pelo mapa:
Exemplos:
Condições “don’t care”
Condições “don’t care”
4.6 Circuitos Exclusive-OR e Exclusive-NOR
Exclusive-OR (EXOR)
Exclusive-NOR (EX-NOR)
4.7 Circuitos gerador e verificador de paridade