Você está na página 1de 48

Universidade Estadual do Maranhão – UEMA

Centro de Ciências Tecnológicas - CCT


Curso de Engenharia de Computação

Sistemas Digitais
FLIP-FLOPS e dispositivos correlatos

Prof. Eduardo Mendes


Flip-Flops e Dispositivos Correlatos
Os circuitos digitais lógicos que dependem apenas dos níveis lógicos de
entrada para cada instante de tempo gerar suas respectivas saídas – são
chamados de circuitos lógicos combinacionais.
Quaisquer condições de entrada anteriores não têm efeito sobre as saídas
atuais, porque um circuito lógico combinacional não possui memória.

Entretanto, a maioria dos sistemas digitais é constituída de circuitos


combinacionais e de elementos de memória, conforme o digrama abaixo.

2
Flip-Flops e Dispositivos Correlatos
O que é o Flip-Flop ?
Em circuitos digitais, o flip-flop é um circuito pulsado capaz de
servir como uma memória de um bit. Uma memória de um bit é
o elemento fundamental para desenvolver qualquer outra
memória.

Estas memórias de um bit podem "guardar" estados "1" (Q=1)


ou estados "0" (Q=0).

3
Flip-Flops e Dispositivos CorrelatosK
O Flip-Flop
O flip-flop é conhecido também é conhecido por outros nomes, são eles:
latch e multivibrador biestável. O termo latch é usado para certos tipos de
FFs. O termo multivibrador biestável é uma denominação mais técnica para
um FF.
O circuito de um FF mais simples pode ser construído a partir de duas portas
NAND ou duas portas NOR.

Latch com portas NAND Latch com portas NOR


4
Flip-Flops e Dispositivos CorrelatosK
O Flip-Flop
Abaixo é mostrado um tipo de símbolo genérico para representar um flip-flop.
Esse símbolo apresenta duas saídas oposta entre si.

As entradas do FF são usadas para fazer com que o mesmo comute entre os
seus possíveis estados de saída. Em geral, a maioria das entradas dos FFs
precisa ser apenas momentaneamente ativada para provocar mudança na
saída, sendo que a saída permanece no novo estado mesmo após o pulso de
entrada ter terminado.
5
MEMÓRIA
Tipos de Flip-Flops

• RS básico;
• RS comandado por clock;
• Flip Flop JK;
• Flip Flop JK com entradas preset(PR) e clear(CLR);
• Flip Flop JK mestre-escravo(master-slave);
• Flip Flop JK mestre-escravo com entradas clear e preset;
• Flip Flop D;
• Flip Flop T.

6
Flip Flop - RS básico

7
Flip-Flops e Dispositivos CorrelatosK
Flip Flop – RS Básico
As saídas das portas, em condições normais, estão sempre em níveis lógicos
inversos. Existem duas entradas no latch: SET é a que seta Q para o estado 1;
a entrada CLEAR é a que reseta Q para o estado 0.

As entradas estão normalmente em repouso no estado ALTO, e uma delas é


pulsada em nível baixo sempre que se deseja alterar as saídas do latch.

Incialmente, observe que SET = RESET = 1, pode levar a duas configurações.

8
Flip-Flops e Dispositivos CorrelatosK
Setando o latch (FF- RS)
Quando a entrada SET é momentaneamente pulsada em nível BAIXO,
enquanto a entrada CLEAR é mantida em nível ALTO, há mudança nas saídas
do latch. As figuras abaixo demonstram essa mudança para as duas condições
anteriormente vistas do latch.

1
0

9
Flip-Flops e Dispositivos CorrelatosK
Setando o latch (FF- RS)
Quando a entrada SET é momentaneamente pulsada em nível BAIXO,
enquanto a entrada CLEAR é mantida em nível ALTO, há mudança nas saídas
do latch. As figuras abaixo demonstram essa mudança para as duas condições
anteriormente vistas do latch.

0
0
1

1
0

10
Flip-Flops e Dispositivos CorrelatosK
Setando o latch (FF- RS)
Quando a entrada SET é momentaneamente pulsada em nível BAIXO,
enquanto a entrada CLEAR é mantida em nível ALTO, há mudança nas saídas
do latch. As figuras abaixo demonstram essa mudança para as duas condições
anteriormente vistas do latch.

11
Flip-Flops e Dispositivos CorrelatosK
Resetanto o latch (FF - RS)
Quando a entrada CLEAR é momentaneamente pulsada em nível BAIXO,
enquanto a entrada SET é mantida em nível ALTO, também há mudança nas
saídas do latch. As figuras abaixo demonstram essa mudança para as duas
condições incialmente vistas do latch.

1
1

1 0

12
Flip-Flops e Dispositivos CorrelatosK
Resetanto o latch (FF)
Quando a entrada CLEAR é momentaneamente pulsada em nível BAIXO,
enquanto a entrada SET é mantida em nível ALTO, também há mudança nas
saídas do latch. As figuras abaixo demonstram essa mudança para as duas
condições incialmente vistas do latch.

1 0

0 1

13
Flip-Flops e Dispositivos CorrelatosK
Resetanto o latch (FF)
Quando a entrada CLEAR é momentaneamente pulsada em nível BAIXO,
enquanto a entrada SET é mantida em nível ALTO, também há mudança nas
saídas do latch. As figuras abaixo demonstram essa mudança para as duas
condições incialmente vistas do latch.

14
Flip-Flops e Dispositivos CorrelatosK
Setando e Resetanto simultaneamente
O último caso a ser considerado seria as entradas SET e CLEAR serem
pulsadas em nível BAIXO simultaneamente. Esse procedimento gera nível
ALTO em ambas as saídas das portas NAND, de forma que chegamos a uma
condição indesejada, uma vez que as duas saídas são supostamente
complementares entre si.

15
Flip-Flops e Dispositivos CorrelatosK
Representações Alternativas
A partir da descrição do funcionamento o latch com portas NAND, ficou claro
que as entradas SET e RESET são ativas em nível BAIXO.

16
Flip-Flops e Dispositivos CorrelatosK
Como seria SET e RESET ativados em nível ALTO ?.

17
Flip-Flops e Dispositivos CorrelatosK
APLICAÇÃO:

18
Flip-Flops e Dispositivos CorrelatosK
APLICAÇÃO:

19
Flip-Flops e Dispositivos CorrelatosK
APLICAÇÃO:

20
Flip-Flops e Dispositivos CorrelatosK
Latch com portas NOR
Duas portas NOR interligadas de modo cruzado podem ser usadas como um
latch com portas NOR. Abaixo essa configuração é exibida, de forma similar à
configuração do latch NAND, exceto pelo fato da mudança na tabela-verdade.

SET e CLEAR são ativadas


em nível ALTO, ao invés de
em nível BAIXO.

21
Flip-Flops (Latches S-R)
Latch com portas NAND

Latch com portas NOR

22
23
???
??? 24
Digrama de tempos
??? 25
26
Flip-Flops (S-R) Comerciais

27
Exemplo de Aplicação de Latches
ALARME
Considere que o fototransistor abaixo esteja inicialmente recebendo um feixe
do diodo emissor de luz (LED) D1, e que o latch S-R tenha sido previamente
levado para Q = 0 (resetado) ao abrir a chave SW1 momentaneamente.

0 0

O que acontece se o feixe for momentaneamente interrompido ??? 28


Exemplo de Aplicação de Latches
ALARME
Considere que o fototransistor abaixo esteja inicialmente recebendo um feixe
de luz do fotodiodo D1, e que o latch S-R tenha sido previamente levado para
Q = 0 (resetado) ao abrir a chave SW1 momentaneamente.

O que acontece se o feixe for momentaneamente interrompido ???

E se o feixe for re-estabelecido ???


29
Exemplo de Aplicação de Latches
ALARME
Considere que o fototransistor abaixo esteja inicialmente recebendo um feixe
de luz do fotodiodo D1, e que o latch S-R tenha sido previamente levado para
Q = 0 (resetado) ao abrir a chave SW1 momentaneamente.

O que acontece se o feixe for momentaneamente interrompido ???

30
Flip-Flops e Dispositivos CorrelatosK
Pulsos Digitais
Nos latches S-R observamos que um sinal na entrada pode passar de um
estado normal inativo para o estado oposto (ativo), afetando a saída do
circuito, e depois retornar para o estado inativo – mantendo a nova saída.
Estes sinais são chamados de PULSOS. E certas características destes sinais
devem ser observadas como: o tempo de subida (tr – rise time), o tempo de
descida (tf – fall time) e a duração (largura) do pulso (tw) .

31
BORDAS
Sinais de clock e flip-flop com clock
Os sistemas digitais podem funcionar tanto no modo assíncrono quanto no
síncrono. Nos sistemas assíncronos, as saídas de circuitos lógicos podem
mudar de estado a qualquer momento em que uma ou mais entradas mudem
de estado. Em sistemas síncronos, os momentos exatos em que uma saída
qualquer pode mudar de estado são determinados por um sinal normalmente
denominado clock.

32
Flip-flops com clock
Sistemas Síncronos
1. Os sistemas digitais, em sua maioria, são síncronos (embora tenham
algumas partes assíncronas).
2. A análise de defeitos desses sistemas é mais fácil pois as saídas desses
circuitos só podem mudar de estado em instantes específicos.
3. A sincronização dos eventos com o sinal de clock é obtida com o uso de
flip-flops com clock que são projetados para mudarem de estado em uma
das transições do sinal de clock.

Vários tipos de FFs com clock são usados em um grande números de


aplicações.

33
Flip-flops com clock
Características comuns a FFs com clock
1. Os FFs com clock têm a entrada de clock denominada CLK, CK ou CP. Na
maioria desses FFs a entrada CLK é disparada por borda – isso é
indicado por um pequeno triângulo nessa entrada. Isso diferencia os FFs
dos latches que são disparados por nível.

2. FFs com clock têm uma ou mais entradas de controle que podem ter
vários nomes, dependendo do seu funcionamento. As entradas de
controle não terão efeito na saída Q até que uma transição ativa do
clock ocorra. 34
Flip-flops com clockK
Características comuns a FFs com clock
3. Em resumo, as entradas de controle deixam as saídas do FF prontas para
mudarem de estado, mas apenas a transição ativa da entrada CLK é que
dispara essa mudança de estado.
Dada essa dependência, dois parâmetros de temporização devem ser
observados para o funcionamento adequado de um FF com clock.
Tempos de setup (preparação) e hold (manutenção)
O tempo de setup, ts, é o intervalo de tempo que precede a transição ativa do
clock durante o qual a entrada de controle deve ser mantida.
O tempo de hold, tH, é o intervalo de tempo que se segue após a transição
ativa do clock durante o qual a entrada de controle deve ser mantida.

Exemplos
de FFs com
clock ??

35
Flip-flop S-R com clockK
A figura abaixo mostra o símbolo lógico para um flip-flop S-R com clock que
é disparado na borda positiva do clock. As entradas S e R controlam o
estado do FF conforme a tabela-verdade abaixo (semelhante à do latch NOR).

A tabela-verdade do FF S-R com clock usa nomenclaturas novas: a seta para


cima (  ) indica que uma borda de subida é necessária na entrada CLK; a
denominação Q0 indica o nível na saída Q antes da borda de subida do clock.

36
Flip-flop S-R com clockK
As formas de onda abaixo, considerando que se obedeça aos tempos de setup
e hold, ilustram a operação do flip-flop S-C com clock.

Deve-se observar, a partir dessas formas de onda, que se a borda ativa do FF


é na transição positiva, o FF não é afetado pelas transições negativas dos
pulsos de clock. 37
Flip-flop S-R com clockK
A figura abaixo mostra o símbolo e a tabela-verdade para um flip-flop S-R
disparado na transição negativa que ocorre na entrada CLK. O pequeno
círculo e o pequeno triângulo na entrada CLK indicam que o FF é disparado
apenas na transição de 1 para 0.

Tanto FFs disparados por borda positiva quanto os disparados por borda
negativa são usados em sistemas digitais.

38
Começar o JK . . . . .

39
Flip-flop J-K com clockK
A figura abaixo mostra o símbolo lógico e a tabela-verdade para um FF J-K
com clock que é disparado na borda positiva do clock. As entradas J e K
controlam o estado do FF da mesma forma que fazem as entradas S e R para
um FF S-R com clock, exceto por uma importante diferença: a condição em
que J = K = 1 não resulta em uma saída ambígua.

Para a condição J = K = 1, o FF sempre irá mudar para o estado lógico


oposto no instante da transição positiva do sinal de clock. Esse modo é
denominado modo de comutação.

40
Flip-flop J-K com clockK
As formas de onda abaixo, considerando que se obedeça aos tempos de setup
e hold, ilustram a operação do flip-flop J-K com clock.

41
Flip-flop D com clockK
A figura abaixo mostra o símbolo lógico e a tabela-verdade para um flip-flop D
com clock que é disparado na borda positiva do clock. Ao contrário dos FFs S-
R e J-K, o FF D tem apenas uma entrada de controle síncrona, entrada D, que
representa a palavra data (dado).

A operação do flip-flop D é simples: a saída Q irá para o mesmo estado lógico


da entrada presente na entrada D quando ocorrer uma transição positiva em
CLK.

Em resumo: o nível lógico presente na entrada D será armazenado no


flip-flop no instante em que ocorrer a borda de subida do clock.

42
Flip-flop D com clockK
As formas de onda abaixo, considerando que se obedeça aos tempos de setup
e hold, ilustram a operação do flip-flop D com clock.

43
Flip-flop D com clockK
Implementação de um flip-flop D

Um FF D disparado por borda é facilmente implementado acrescentando um


único INVERSOR a um FF J-K disparado por borda.

44
45
Entradas Assíncronas
Para os FFs com clock estudados até o momento, as entradas S, R, J, K e D
têm sido denominadas entradas de controle. Essas entradas também podem
ser ditas entradas síncronas, pois seus efeitos na saída do FF são
sincronizados com a entrada CLK.

Entretanto, há também entradas assíncronas em FFs com clock que operam


independentemente das entradas síncronas e do clock. Dizemos que essas
entradas assíncronas são entradas de sobreposição.

EXEMPLO

46
Dúvidas ? ? ?

47
Obrigado !

48