Arquitetura de Programação cRIO

Hardware NI (cRIO) Módulos

Rede de Messor
PC Windows Comunicação Bitfile LabVIEW Analog I/O
LabVIEW RT VI FPGA VI
Digital I/O

Digital I/O

FPGA Custom I/O

Processador Reconfigurável
Real-Time
 Arquitetura de Programação cRIO

 O Messor deve conter a VI Host (LabVIEW RT VI), a qual ficará responsável por aplicar as configurações
necessárias para a VI FPGA e por receber os dados aquisitados pelo FPGA;
Módulos
 O bitfile compilado a partir da VI FPGA pode ser implantado no FPGA por meio de 2 métodos:
1. Carregando o bitfile com o método Open FPGA VI Reference.vi;
2. Fazendo o download do bitfile para dentro da memória flash do FPGA.

 O bitfile só é carregado pelo programa após o carregamento do SO (Linux RT) e a aplicação (messor.rtexe);
 Etapas de Programação do cRIO para o Messor
 Em suma pode-se dizer que a configuração do cRIO para o Messor envolverá as seguintes etapas:

1. Conseguir acesso ao cRIO no NI-Max e, se necessário, configurar os IP’s, Máscaras de Rede, Gateways e
DNS’s de cada Porta Ethernet (Eth0 e Eth1); Módulos
2. Instalação de SO e softwares que darão suporte à programação que será feita;
3. Criar Projeto LabVIEW com a estrutura Messor (indicada a cópia de um projeto existente);
4. No projeto no LabVIEW criar a VI FPGA;
5. Compilar o bitfile a partir da VI FPGA criada;
6. Criar a VI Host (RT) que pode fazer uso de uma biblioteca de configuração e extração de dados do FPGA, esta
VI fará parte de um serviço de aquisição no Messor;
7. Criar uma VI de teste com uma estrutura de aquisição similar ao que será aplicado no serviço de aquisição
dos dados do FPGA no Messor e executar esta VI com o cRIO conectado para verificar se esta operando
conforme o desejado para o projeto.
 Etapas de Programação do cRIO para o Messor
9. Se houver Chassis Ethercat, deve-se: Adicioná-los ao projeto; designar as variáveis IO’s de cada módulo;
Fazer o update do firmware de cada Chassis; se houver necessidade de uso do FPGA: criar a VI FPGA e
Compilar o bitfile desta VI; dar o Deploy de todas as IO’s para dentro dos Chassis Ethercat fazer o download
do bitfile para o Chassis que o utilizará; criar no Messor a biblioteca de variáveis IO Publicadas na Rede;
Módulos
conferir se todos as variáveis estão no NI Distributed System Manager; definir o timing de operação do
ScanEngine; criar o serviço de aquisição para os módulos que operam no modo ScanEngine (garanta na
programação PreLaunch.vi que o ScanEngine seja programaticamente colocado no modo Ativo);
10. Compilar a aplicação “messor.rtexe” com todas as classes necessárias e enviá-la ao cRIO clicando em “Run as
startup”;
 Criando a Classe de Configuração e Extração de Dados do
FPGA
1. Identifique os tipos de dados que serão medidos pela VI FPGA do seu projeto: Descargas Parciais,
Acelerômetros, Proxímetros, Ethercat (quando este tiver configuração em FPGA);
Módulos
2. Crie sua Classe (de preferência dentro da biblioteca imaMecProcessing.lvlib) e dê o nome desejado;
3. Comece a criação de VI’s Open e Close dentro de sua classe, sendo a VI Open responsável por carregar o
arquivo bitfile (use a vi Open FPGA VI Reference.vi) gerado pela compilação de sua vi FPGA e a VI Close por
encerrar a execução do bitfile.
4. Crie um controle na saída de referência da Open FPGA VI Reference.vi e recorte-o para, em seguida colá-lo
no controle (*.ctl) da sua classe.
5. Comece a inserir os controles de sua classe esses controles são os de configuração que serão usados para
configurar a sua VI FPGA, então faça uso desta para auxiliá-lo na identificação dos controles que deverão ser
inseridos;
6. Inicie a criação de suas VI’s de configuração dos parâmetros que desejar para cada tipo de dado existente no
seu projeto. Crie Também VI’s que permitam acesso aos dados medidos disponíveis em FIFO’s ou
indicadores presentes na VI FPGA. Faça uso de Invoke Method para configurar e ler dados de FIFO’s e de
Read/Write Control para configurar controles e ler dados de indicadores da VI FPGA;
 Criando a Classe de Configuração e Extração de Dados do
FPGA
7. Crie VI’s para “Setar” os dados de configuração do controle de sua classe. Estas VI’s serão usadas no inicio do
seu serviço de aquisição para inserir os parâmetros de configuração do seu serviço para dentro da Módulos
sua classe
de configuração FPGA.

Obs.: VI’s de configuração e extração de dados do FPGA do(s) Chassi(s) Ethercat farão uso das variáveis IO que
foram criadas no seu projeto. Expanda a aba de suas variáveis IO e arreste as que desejar para dentro das VI’s
que irá criar. É indicado fazer uso de Conditional Disable para que sejam habilitados apenas para TARGET TYPE =
RT, pois caso abra a VI em um projeto Messor destinado ao TARGET TYPE = Windows, não ocorra quebra das VI’s.