REPÚBLICA BOLIVARIANA DE VENEZUELA

INSTITUTO UNIVERSITARIO DE TECNOLOGÍA

“ANTONIO JOSÉ DE SUCRE”
EXTENSIÓN BARQUISIMETO

Circuitos Lógicos

Bachiller: Dodannys Chirinos

C.I 22.180.934
Carrera: TSU En Informática
Profesor: Marienny Arrieche

BARQUISIMETO, ENERO DEL 2024

CIRCUITOS
LÓGICOS
 Diagrama lógico Funcionamiento
Decodificador
Es un decodificador de BCD a decimal (4 a 10)
74LS42
que constan de ocho inversores y diez
(BCD a Decimal) compuertas NAND de cuatro entradas. Los
inversores están conectados en pares para
hacer que los datos de entrada BCD estén
disponibles para ser decodificados por las
compuertas NAND.

Tabla de verdad

Descripción de pines

Circuito de ejemplo
Decodificador Diagrama lógico Funcionamiento
CD4028
Es un descodificador / controlador MCD BCD a
decimal o binario a octal que consiste en
almacenar en búfer las 4 entradas, las
compuertas lógicas de decodificación y 10
búferes de salida.

Descripción de pines Tabla de verdad

Circuito de ejemplo
a a

b b a
c c
D D
f g b
C C
d d
B B
A A e e e c

f f
d
g g

Clock

BCD to 7 Segment Decoder 7- Segment LED Display

 Diagrama lógico Funcionamiento
Codificador
74LS147
Codificador de prioridad tipo especial detecta
cuando se activan dos o mas entradas en formas
simultanea y después genera un código que
corresponde a la entrada de mayor numeración;
funciona como un codificador de decimal a BCD
con prioridad.

Tabla de verdad

Descripción de pines

Circuito de ejemplo

MSB
A o
1 3
A
2 74147 o
Codificador 2
de decimal
o1
A a BCD
8 con prioridad
A9 o
0

Nueve BCD
entradas Invertido
 Diagrama lógico Funcionamiento
Codificador El codificador de teclas CMOS MM74C922 proporciona
74C922 toda la lógica necesaria para codificar completamente
una matriz de interruptores SPST. El escaneo del
teclado se puede implementar por un reloj externo o un
capacitador también tienen dispositivos pull-up en chip
que permite utilizar interruptores con hasta 50kΩ de
resistencia.

Tabla de verdad

Descripción de pines
Pin numero Descripción

1,2,3,4 ROW Y1, Y2, Y3, Y4

5 Oscillator

6 Keybounce Mask

7,8,11,10 Column X4,X3,

Circuito de ejemplo
X1, X2

9 GND

18 VCC

17, 16, 15, 14 Data Out A,B,C,D

13 Output Enable

12 Data Available
Multiplexores Diagrama lógico Funcionamiento
74LS157
Selector de datos o multiplexor cuádruple de 2
a 1lianeas con inversores y controladores para
suministrar la selección de datos en el chip
completo para las cuatro compuertas de salida.
Se proporciona una entrada de luz
estroboscópica por separado. Una palabra de
4 bits se selecciona de una de las fuentes y se
enruta a las cuatro salidas.

Tabla de verdad

Descripción de pines

Circuito de ejemplo
Multiplexores Diagrama lógico Funcionamiento
74HC153
Un dual de 4 línea a 1 línea es un circuito
combinacional que se utiliza para seleccionar una de
las dos entradas de 4 líneas y enviarlas a una única
salida de 1 línea en función de un control.

Tabla de verdad

Descripción de pines
Pin Descripción
número

1, 15 Output cnable inputs

(active LOW)

14, 2 Data select inputs Circuito de ejemplo

6, 5, 4, 3 Data inputs source 1

7 Multiplexer output source 1

8 Ground (0V)

9 Multiplexer output socure 2

10, 11, Data inputs socurce 2

12, 13

16 Supply voltage
 Diagrama lógico Funcionamiento
Demultiplexor
Demultiplexor 74LS138 está diseñado para ser
74LS138
utilizado en la decodificación de memoria de alto
rendimiento o aplicaciones de datos de ruta que
requiere tiempos de retardo de propagación muy
cortos. En los sistemas de memoria de alto
rendimiento.
Tabla de verdad

Descripción de pines
Pin Descripción
número

1 Address Input pin A

2 Address Input pin B

3 Address Input pin C

4 Enable Input (active Low) G2A

5 Enable Input (active Low) G2B

6 Enable Input (active Low) G2C

7 Output pin 7 Y7

8 GND

9 Y6 Output pin 6
Circuito de ejemplo
10 Y5 Output pin 5

11 Y4 Output pin 4

12 Y3 Output pin 3

13 Y2 Output pin 2

14 Y1 Output pin 1

15 Y0 Output pin 0

16 VCC
 Diagrama lógico Funcionamiento
Comparador
74LS85 El 74LS85 cuenta con 2 entradas de 4 bits cada
una, 3 salidas para representar si un valor es mayor,
menor o igual al otro, sus entradas de alimentación
(Vcc y Gnd) además de 3 entradas más llamadas
entradas de cascada que tienen como objetivo
enlazar 2 o más circuitos 74LS85 para ampliar la
capacidad del comparador de magnitudes y así
convertirlo en un comparador de 8 bits, 12 bits o
más, dependiendo del número de circuitos que se
acoplen.
Descripción de pines
Tabla de verdad
Pin Descripción
numero

1 B
3
2 I(A<B)

3 I(A=B)

4 I(A>B)

5 A>B

6 A=B

7 A<B

8 GND
Circuito de ejemplo
9 Tabla de
B 0 verdad

10 A0

11 B1

12 A1

13 A2

14 B2

15 A3

16 VCC
 Diagrama lógico Funcionamiento
Sumador
ECG7483
circuito integrado “CI” de 4 Bit con acarreo rápido
y encapsulado DIP-16. El 74LS83 tiene cuatro
etapas independientes de circuitos sumadores
completos en un solo paquete. Se usa
comúnmente en aplicaciones donde están
involucradas operaciones aritméticas.

Tabla de verdad
Descripción de pines

Pin Descripción
número

1 A4 Input

2 Sum 3 Output

3 A3 Input

4 B3 Input

5 VCC

6 Sum 2 Output

7 B2 Input Circuito de ejemplo

8 A2 Input

9 Sum 1 Output

10 A1 Input

11 B1 Input

12 Ground

13 C0 Input

14 C4 Input

15 Sum 4 Output

16 B4 Input
 Funcionamiento
Display de 7 Diagrama lógico
segmentos Display de 7 segmentos, se les puede dar una entrada en BCD
(4 bits) y es capaz de decodificarlo para encender y apagar los
74LS47
segmentos adecuados para mostrar el dígito correspondiente.
Se trata de un circuito de 16 pines que tiene las 7 salidas para
los 7 segmentos de un display (a – g), tiene las 4 entradas para
el valor en BCD, representadas con las letras A, B, C y D.
Funciona con 5 V en los pines 16 y 8 (Vcc y Gnd
respectivamente).

Tabla de verdad

Descripción de pines

Circuito de ejemplo