Você está na página 1de 65

ALTERA Tecnologa de Diseo Lgico Programable

Dip.,Ing. Gustavo Rosell

Dispositivos de Lgica Programable


Conceptos
Tipos Estado del Arte Soporte para el diseo
Dip.,Ing. Gustavo Rosell

CONCEPTOS
Son dispositivos de catalogo que se consiguen
en el mercado pero que pueden configurarse para realizar el circuito que necesitemos

Son reprogramables An cuando existen versiones


que solo se programan una vez y son mas baratos

Capacidad Variable se dispone de una gran cantidad


de compaas y familias de dispositivos que dan flexibilidad para nuestro diseo

tipos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

continua

Ahorran espacio en almacn Al poder


reemplazar cualquier dispositivo comercial TTL etc. o conjunto de ellos. Por lo que ya no es necesario tenerlos en gran cantidad

Son mas veloces velocidades de 4ns Full lgica Estructurada Ahorran espacio en la PCB reemplazan a
cientos de TTLs

Permite costo reducido en el diseo Consumen menos potencia


tipos Estado del Arte Soporte al diseo

Dip.,Ing. Gustavo Rosell

Ciclo de desarrollo empleando la Tecnologa de Diseo Lgico Programable

tipos

Estado del Arte Soporte al diseo Dip.,Ing. Gustavo Rosell

Tipos de dispositivos
PLA PAL GAL CPLD FPGA

Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

PLA
Planos Or y And programables primera generacin combinacionales fusibles poca capacidad reemplazo a las ROM

Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

PAL
Plano And programable y Or fijo Segunda generacin Combinacional y secuencial Fusibles y Famos CMOS o BIPOLAR Reemplaza a varias PLA

Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

PAL16L8

Se puede implementar una funcin cannica F(a,b,c,d....), con un mximo 7 trminos productos por salida y en cada trmino pueden intervenir hasta 16 variables de entrada.

Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

Increment 1 0 First fuse numbers 0 32 64 96 128 160 192 224 4 8 12 16 20 24 28

19

2 256 288 320 352 384 416 448 480 3 512 544 576 608 640 672 704 736 4 768 800 832 864 896 928 960 992 5 1024 1056 1088 1120 1152 1184 1216 1248 6 1280 1312 1344 1376 1408 1440 1472 1504 7 1536 1568 1600 1632 1664 1696 1728 1760 8 1792 1824 1856 1888 1920 1952 1984 2016 9 Note: Fuse number = first fuse number + increment 11

18

17

16

15

14

13

12

Dip.,Ing. Gustavo Rosell

GAL
Tercera generacin Reemplaza varias PLA o PAL Tecnologia Famos Uso de Macroceldas Full CMOS
Conceptos Estado del Arte Soporte al diseo

Dip.,Ing. Gustavo Rosell

PROCESO DE DISEO CON PLD


Esquemas Ecuaciones Lgicas Tablas de Verdad Mquinas de estados COMPILACION Ecuaciones Lgicas. MINIMIZACION PROGRAMACION DEL DISPOSITIVO

Mapa de fusibles ASOCIACION DEL DISEO A UN PLD

SIMULACION
Conceptos

Ecuaciones Lgicas reducidas.

Estado del Arte Soporte al diseo Dip.,Ing. Gustavo Rosell

Metodologa de diseo utilizando PLDs


PC

*.SCH

Archivo de diseo

PROGRAMADOR

SOFTWARE DE DISEO PLD

*.JED

Archivo JEDEC

Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

VENTAJAS: Reduccin de espacio en placa. Eficacia en el costo. Diseo rpido del sistema. Flexibilidad en el diseo. Fcil cambio en el diseo. Alta velocidad.

Amplio campo de programacin.


Inventario pequeo. Seguridad contra copias.

Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

Familias
FPGAs
Stratix Cyclone APEX Mercury ACEX FLEX
Conceptos Estado del Arte Soporte al diseo

CPLDs

Clsicos

MAX II GALs MAX3000A MAX7000

Dip.,Ing. Gustavo Rosell

Evolucin

Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Arquitectura de los dispositivos


Celda lgica (LC): Bloque constructivo bsico de todos los productos de ALTERA con el que se puede implementar una funcin lgica. Macrocelda: Bloque constructivo bsico de aquellos basados en trminos producto: Clsicos y MAX. Elemento lgico (LE): Bloque constructivo bsico contruidos en funcin de Tablas de bsqueda (LUTs) Arreglo lgico (LAB): Un grupo de celdas lgicas . Ejemplo: En los MAX un LAB contiene un grupo de macroceldas. Arreglo lgicos Embebidos (EAB): Bloques de Memoria RAM configurables

Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

MACRO CELDAS
Matriz de interconexin programable (PIA) Expansores lgicos paralelos Cinco trminos producto por macrocelda Nuevo nivel de interconexin: matriz de seleccin de trminos producto Registro programable Bypass del registro

Clear global

Clock global

Al bloque de I/O

Seleccin de Clock y Enable

Al PIA Seales de Programmable Interconnect

16 trminos producto de los expansores compartidos

Seleccin de Clear Posibles expansores lgicos compartidos (trminos sobrantes)

Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

Elemento lgico
LAB
El elemento lgico es la menor unidad con la cual se forma una funcin lgica.

LEs Cada EL tiene:

- 4 entradas a un LUT. - 1Flip Flop programable. - Canales de acarreo y cascada. Un LUT es un multiplexor que pude formar una funcin lgica de hasta 16 trminos producto.
NOTA: en los FLEX 8 LE forman un LAB

Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Elemento lgico
Funcin lgica en RAM Look-Up Table (LUT)
Entrada de Carry Entrada de Cascada

Bypass de registro

Data 1 Data 2 Data 3 Data 4

Salida del LE

Lneas de control del LAB

LAB Control 1 LAB Control 2

Flipflop tipo D
LAB Control 3 LAB Control 4 Salida de Cascada
Salida de Carry

Lgica de Clear/Preset

Selector de Clock
Conceptos Estado del Arte Soporte al diseo Dip.,Ing. Gustavo Rosell

LABs
Input / Global clock Input / Global Clear Input / OE1n Input / OE2n

Bloque de control de I/O

8~16 36

PROGRAMMABLE INTECONNECT ARRAY (PIA)

Macroceldas 1 a 8

Macroceldas 17 a 24
8~16
36

Bloque de control de I/O Bloque de control de I/O

LAB A

LAB B

8 a 16 patas de I/O

Macroceldas 9 a 16
16 8~16

Macroceldas 25 a 32
16

8 a 16 patas de I/O

8~16

Bloque de control de I/O

LAB C
Macroceldas 33 a 40
8~16
36

LAB D
Macroceldas 49 a 56
8~16
36

Macroceldas 41 a 48
16 8~16

Macroceldas 57 a 64
16

8 a 16 patas de I/O

8~16

EPM7064
Conceptos Estado del Arte Soporte al diseo Dip.,Ing. Gustavo Rosell

Agrupacin de LABs
Elemento de I/O

LAB

LEs

Interconexin FastTrack Elemento Lgico

Conceptos

Estado del Arte Soporte al diseo Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Embedded Array Block (EAB)


The EAB es un bloque flexible de RAM con registros en los puertos de entrada y salida Usados para implementar megafunciones. Las EAB se usan para funciones como multiplicadores, vectores escalares, circuitos de correccion de error,. Pueden combinarse en aplicaciones como filtros digitales y microcontroladores.
Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

64Kx8 32Kx16 16Kx32 8Kx64 4Kx128 64Kx9 32Kx18 16Kx36 8Kx72 4Kx144
Dip.,Ing. Gustavo Rosell

Stratix Device Bandwidth


Logic Device Elements Total RAM Bits
920,448 1,669,248 1,944,576 3,317,184 3,423,744 5,215,104 7,427,520

M-RAM M4K Blocks Blocks (512Kbit (4Kbits) s)


1 2 2 4 4 6 9 60 82 138 172 183 292 364

M512 Blocks (512bit)


94 194 224 295 384 574 767

Total Memory Bandwi dth (Mbps)


1,245,024 2,096,928 2,894,400 3,750,192 4,384,800 6,762,528 8,784,720

EP1S10 EP1S20 EP1S25 EP1S30 EP1S40 EP1S60 EP1S80

10,570 18,460 25,660 32,470 41,250 57,120 79,040 Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

Aplicaciones con la Memoria

Conceptos

Estado del Arte Soporte al diseo Dip.,Ing. Gustavo Rosell

Arreglos Embebidos - EA

Pueden ser configurados como:


512x2

Se pueden combinar:
256x8 256x8 256x16

256x8

512x4
Conceptos

2048x1
Estado del Arte Soporte al diseo Dip.,Ing. Gustavo Rosell

Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Conceptos

Estado del Arte Soporte al diseo Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Stratix Device Single-Ended I/O Standard Support


I/O Standard Performance Target

Typical Application

3.3-V/2.5-V/1.8-V LVTTL
3.3-V/2.5-V/1.8-V/1.5-V LVCMOS 3.3-V/2.5-V GTL 3.3-V/2.5-V GTL+ SSTL-3 Class I & II

250 MHz
250 MHz 100 MHz 200 MHz 166 MHz

General Purpose
General Purpose Backplane Backplane SDRAM

SSTL-2 Class I & II


SSTL-18 Class I & II 1.5-V HSTL I & II 3.3-V PCI 3.3-V PCI-X Compact PCI 3.3-V/1.5-V 1x AGP 3.3-V/1.5-V 2x AGP CTT Conceptos

200 MHz
200 MHz 250 MHz 66 MHz 133 MHz 66 MHz 66 MHz 133 MHz 250 MHz Estado del Arte

DDR I SDRAM
DDR II SDRAM Memory & Switch Fabric PC & Embedded PC & Embedded PC & Embedded 3-D Graphics 3-D Graphics Backplane
Soporte al diseo

Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Ejemplos de diseo

Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Soluciones con Procesadores Embebidos


Excalibur devices Ofrece subsistemas integrados de procesador Nios Procesador embebido configurable para FPGAs de Altera

Conceptos

Estado del Arte Soporte al diseo Dip.,Ing. Gustavo Rosell

Excalibur Devices
Integra al procesador ARM922T, estndar industrial con mdulos de debugging, Memoria on-chip, Perifricos con arquitectura similar al APEX20KE. Performance de 200 MHz (210 Dhrystone MIPS) y un FPGA con RAM embebida, PLLs, y avanzadas capacidades de I/O.

Conceptos

Estado del Arte Soporte al diseo Dip.,Ing. Gustavo Rosell

Nios Embedded Processor


Integra memoria, procesadores, perifricos y otras IP para diseos SOPC. Procesador RISC configurable, de propsito general adaptable con la lgica del usuario y programado en un FPGA. Set de instrucciones de 16-bit, Seleccion de data paths de 16 32bit Librera de perifricos soft configurables.
Conceptos Estado del Arte Soporte al diseo Dip.,Ing. Gustavo Rosell

CONFIGURACION DE LOS PLDs


Al momento en que se les energiza. Con una memoria EEPROM serial o por un sistema controlador. Desde la PC utilizando el puerto paralelo (Byte Blaster) o el USB Tambin puede ser re configurado en circuito reseteando el dispositivo y cargando el nuevo dato.

Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Dip.,Ing. Gustavo Rosell

Otros fabricantes

Conceptos

Estado del Arte

Soporte al diseo

Dip.,Ing. Gustavo Rosell

ESTADO DEL ARTE

Tecnologas
Empaquetamientos
Conceptos tipos Soporte al diseo

Dip.,Ing. Gustavo Rosell

TECNOLOGA SOFTWARE

Conceptos

tipos

Soporte al diseo

Dip.,Ing. Gustavo Rosell

Tecnologas de Empaquetamientos

Conceptos

tipos

Soporte al diseo

Dip.,Ing. Gustavo Rosell

1508-Pin Thermally Enhanced FlipChip FineLine Ball-Grid Array (FBGA)

Dip.,Ing. Gustavo Rosell

SOPORTE PARA EL DISEO


Para ingresar el diseo para depurar el diseo para verificar el diseo Adaptacin a otras plataformas de diseo

Conceptos

tipos

Estado del Arte

Dip.,Ing. Gustavo Rosell

Conceptos

tipos

Estado del Arte

Dip.,Ing. Gustavo Rosell

Muchas gracias

Dip.,Ing. Gustavo Rosell