Scribd Logo
Fazer o upload

Bem-vindo(a) ao Scribd!

  • 4 Avaliação Sistemas Digitais

    Enviado por

    samuelcjz
    46 visualizações1 página
    O documento pede para o aluno elaborar (1) um circuito gerador e verificador de paridade par para 2 bits usando portas XOR, (2) um detector de borda, (3) um Flip-Flop SC usando portas NAND com sua tabela-verdade e (4) completar um diagrama com os gráficos do detector de borda e saída Q do Flip-Flop.

    Descrição original:

    Título original

    4ª Avaliação Sistemas Digitais

    Direitos autorais

    © Attribution Non-Commercial (BY-NC)

    Formatos disponíveis

    PDF, TXT ou leia online no Scribd

    Você considera este documento útil?

    Este conteúdo é inapropriado?

    Denunciar este documento
    O documento pede para o aluno elaborar (1) um circuito gerador e verificador de paridade par para 2 bits usando portas XOR, (2) um detector de borda, (3) um Flip-Flop SC usando portas NAND com sua tabela-verdade e (4) completar um diagrama com os gráficos do detector de borda e saída Q do Flip-Flop.

    Direitos autorais:

    Attribution Non-Commercial (BY-NC)
    Baixe no formato PDF, TXT ou leia online no Scribd
    Sinalizar o conteúdo como inadequado
    46 visualizações1 página

    4 Avaliação Sistemas Digitais

    Enviado por

    samuelcjz
    O documento pede para o aluno elaborar (1) um circuito gerador e verificador de paridade par para 2 bits usando portas XOR, (2) um detector de borda, (3) um Flip-Flop SC usando portas NAND com sua tabela-verdade e (4) completar um diagrama com os gráficos do detector de borda e saída Q do Flip-Flop.

    Direitos autorais:

    Attribution Non-Commercial (BY-NC)
    Baixe no formato PDF, TXT ou leia online no Scribd
    Sinalizar o conteúdo como inadequado
    de 1

    INSTITUTO FEDERAL DE EDUCAO, CINCIA E TECNOLOGIA DA PARABA CAMPUS CAJAZEIRAS AVALIAO DE SISTEMAS DIGITAIS PROFESSOR: HENRIQUE ALENCAR DATA:___________

    Para uso do professor

    CURSO: ___________________ ALUNO:________________________________

    1) Elabore um circuito gerador de bit de paridade par (com portas XOR) com seu respectivo verificador para uma informao de apenas dois bits. 2) Desenhe um circuito detector de borda (Subida ou Descida).

    3) Desenhe e preencha a tabela-verdade de um Flip-Flop SC com portas NAND e monte sua tabela verdade.

    4) Considere a figura abaixo. Complete-a com o grfico correspondente para o detector de borda e para a sada Q do Flip-Flop.

    Você também pode gostar