ENGC26 - Sistemas Lgicos

Lista de Exerccios 3 Prof. Paulo Farias 1) Projete um somador de 4 bits usando somente somadores completos (Full adders) ) 2) Se o seguinte diagrama de tempo aplicado na entrada do decodificador BDC/Decimal abaixo, qual o diagrama de tempo da sada?

3) Os seguintes diagramas de tempo so observados nas entradas do MUX 74151A. Desenhe o diagrama de tempo da sada.

4) Usando um MUX com quatro linhas de endereamento, projete um conversor de cdigo Gray de quatro bits para BCD. possvel implementar este conversor usando o 74151A ? 5) Projete um circuito combinacional com 4 variveis de entrada que apresente nvel alto na sada sempre que o nmero formado pelos bits de entrada seja primo. A implementao deve ser feita com portas lgicas ou com o MUX 74151A.

6) Projete um circuito combinacional com 4 variveis de entrada que apresente nvel alto na sada sempre que o nmero formado pelos bits de entrada seja primo. A implementao deve ser feita com portas lgicas ou com o MUX 74151A. 7) Proponha, em diagrama de blocos, um circuito subtrator para uma palavra de 4 bits. Use a tcnica do complemento de 2. 8) O bit de paridade um dgito de teste que adicionado a uma palavra binria para possibilitar a deteco de um erro na informao transmitida. Diz-se que o cdigo gerado do tipo paridade par, quando a quantidade de bits com valor lgico 1 na informao total, incluindo o bit de teste, par. Exemplo (palavras de 4 bits + bit de paridade): 01100 - ok 11110 - ok 01110 - Informao corrompida! Projete um circuito gerador de bits de paridade, implementando das seguintes maneiras: a) Como um MUX 4x1. b) Com 3 portas lgicas. 9) Projete o circuito com multiplexadores 4x1 que implementa a seguinte converso de cdigos:

10)

Considere a funo lgica f = A'B' + B'C' + ABC. Implemente o circuito considerando: a) Multiplexadores de 2 entradas. b) Multiplexadores de 4 entradas.