Aula 19 Converso AD e DA Tcnicas Introduo

As caractersticas mais importantes dos conversores AD e DA so o tempo de converso, a taxa de converso, que indicam quantas vezes o sinal analgico ou digital quantificado ou reconstruido por segundo, e a resoluo N. O tempo total necessrio desde a obteno do sinal analgico (ou digital) at a sua converso final chamado de tempo de converso. Para a maioria dos conversores que no tenham nenhum atraso adicional, o tempo de converso essencialmente idntico ao inverso da taxa de converso. Entretanto, isto no vlido para os conversores tipo pipelining, onde novas converses so iniciadas antes da converso precedente ser concluda. Uma grande quantidade de tcnicas tem sido desenvolvida para se conseguir alcanar cada vez mais altas resolues e em conjunto com grandes taxas de amostragem, principalmente, na converso AD. Apresentarem, a seguir, algum tipos de tcnicas que achamos mais importante do ponto de vista de insero no mercado. O maior desafio para o projetista de circuitos integrado em desenvolver novas tcnicas em encontra na converso A/D. Assim, a maior parte das tcnicas descritas aqui se encaixa nessa categoria de converso.

Alguns tipos de conversores A/D

De um modo geral os conversores A/D podem ser divididos em alguns tipos tcnicas, conforme as suas caractersticas fundamentais de converso:

Paralelo flash Aproximaes sucessivas Tipo Contador Integrador simples e dupla rampa Redistribuio de carga Sigma-Delta

Conversor A/D Paralelo ou flash

O conversor A/D paralelo , tambm, conhecido como flashou simultneo. A figura A.19.1 mostra um exemplo de um conversor A/D paralelo de 3 bits, sendo que a voltagem de entrada analgica de entrada comparada s voltagem fixas de referncias para cada nvel do cdico digital, do incio a te o fim da escala. Para uma resoluo de N bits so necessrios (2N 1) comparadores e igual quantidade de nveis de referncia. A grande vantagem do conversor A/D paralelo a grande rapidez na converso, porque o sinal analgico de entrada comparado diretamente e simultaneamente com cada nvel de voltagem de referncia em comparadores distintos.

VIN VREF 3R/2 LATCH 7VREF/8

LATCH

R LATCH Circuito R LATCH de Sada LSB R Codificador 2SB B MSB

LATCH

R LATCH

LATCH

VREF/16 R/2

Figura A.19.1 Conversor A/D tipo Paralelo (Flash)

Os conversores tipo paralelo tm como circuito bsico de entrada um pr-amplificador e um latch, que atuam juntos em uma configurao de circuito comparador. Na sada dos comparadores necessria a colocao de um circuito de codificao que ir receber os sinais dos comparadores e codificar o sinal de sada em cdigo binrio (ou GRAY). A maioria das aplicaes dos conversores A/D paralelo so no processamento de sinais de de alta freqncia, como sinais de vdeo, por exemplo, que necessitam de taxa de converso da ordem de 5 a 50 MHz. Como pode ser observado na figura A.19.1, so necessrios (23 1) 7 comparadores com 7 nveis de referncia (steps) de voltagem. Todas as entradas dos comparadores so conectadas entre si e recebem a voltagem analgica de entrada simultaneamente. Para um determinado valor de Vin, todos os comparadores cuja voltagem de referncia estiver abaixo deste iro para o nvel baixo e os demais comparadores cuja voltagem de referncia estiver acima iro para o nvel alto. Nas sadas dos comparadores, teremos o chamado cdigo termmetro. A tabela A.19.1 mostra este cdigo para um conversor de 3 bits. Teoricamente a converso A/D pode ser realizada em apenas uma ciclo de clock, embora, na prtica utilize-se normalmente 2 ciclos de clock, um para amostrar o sinal, comparar e reter o sinal e outro para completar a operao de codificao. Este tempo chamado de latncia.

Tabela A.19.1 Cdigos Nvel Cdigo Termmetro 0 0000000 1 0000001 2 0000011 3 0000111 4 0001111 5 0011111 6 0111111 7 1111111

Cdigo Binrio 000 001 010 011 100 101 110 111

A grande dificuldade ou desvantagem dos conversores A/D paralelo o aumento do nmero de comparadores de latch e complexidade do codificador medida que se aumenta a resoluo, isso ocasiona um enorme aumento na rea de silcio e consumo de potncia, devido ao grande nmero de componentes. Em um conversor de 10 bits (1023 comparadores e latchs) o consumo pode chegar a 3W, e uma capacitncia de entrada da ordem de 300 pF. O conversor A/D paralelo o mais rpidos dentre todos os tipos de conversores e normalmente construdo utilizando-se a verso mais rpida de uma determinada tecnologia. Existem algumas variaes dessa tcnica que procuram minimizar estes problemas com o mnimo de perdas no desempenho.

Conversor A/D Tipo Aproximao sucessiva

Esta tcnica muito utilizada nos conversor disponvel comercialmente, principalmente que esta a uma das que mais se aproxima da tcnica tipo flash sem as desvantagens conhecidas. A figura A.19.2 mostra um conversor A/D que utiliza a tcnica de aproximao sucessiva. Como pode ser observado na figura este tipo de conversor utiliza uma tcnica de realimentao para relacionar uma voltagem analgica de entrada com um cdigo digital correspondente (conforme os N bits de resoluo do conversor). No incio do processo de converso o shift registere o holding register so zerados. Na primeira etapa de converso o MSB do holding register colocado em nvel alto (1 lgico) e os demais mantidos em nvel baixo (0 lgico). , ento, realizada uma comparao entre o resultado de sada do conversor D/A (VO) e o sinal de entrada (VIN). Se VO < VIN, o nvel 1 mantido para o MSB, caso contrrio substitudo por 0. A etapa seguinte repete o mesmo processo para o 2-SB. Isso continua at que todos os N bits tenham sido verificados. A deciso de manter o nvel lgico 1 ou substituir por 0 realizada pelo comparador e pelo registrador de aproximao sucessiva. O controle lgico controla o incio e o fim de cada etapa de aproximao e o resultado destas etapas so retidas no holding register. O sinal de sada vlido apenas quando todo o processo for concludo e isto sinalizado pelo sinal de statusdo controle lgico. Este conversor permite maiores resoluo que o conversor paralelo e os seus pontos crticos so o comparador e o conversor D/A, e, alm de um circuito sample and hold, S/H que deve ser colocado na entrada destes para manter a voltagem entrada amostrada constante em todo processo de converso. O ciclo de converso de (N+2) ciclos de clock.

Registrador de aproximao sucessiva

N Bits Shift Register

Clock

Start/Stop VIN

Comparador

Controle Lgico

N Bits Holding Register

LSB Status MSB N Bits Conversor D/A

B1 B2 B3 BN

V0

Figura A.19.2 Conversor A/D tipo Aproximao Sucessiva.

A figura A.19.3 mostra a seqncia de processo de um conversor A/D de 04 bits.

Figura A.19.3 Funcionamento de um conversor A/D tipo aproximao sucessiva de 04 bits.

Conversor A/D tipo Contador

Este tipo de conversor, tambm chamado de conversor staircase bastante simples. A figura A,19.4 mostra na forma de diagrama de bloco a estrutura desse conversor. A sada de um contador binrio de N bits (paralelos) alimenta um conversor D/A , cuja sada incrementada e dirigida para a entrada de um comparador juntamente com o sinal analgico de entrada a ser digitalizado. Quando os dois sinais (sada do conversor D/A e sinal analgico de entrada) ficarem iguais, o sinal de sada do comparador pra os contadores binrios, cujo valor nesse instante colocado na sada do conversor A/D e corresponde ao valor

digital equivalente ao nvel de voltagem do sinal analgico e novamente e ciclo se repete. Esse tipo de conversor considerado lento porque a cada ciclo de converso a contagem deve ser repetida at alcanar o valor digital equivalente ao sinal de entrada, o que pode demorar vrios ciclos de clock.

VIN S/H Comparador

Controle Lgico

Clock Hold

V0

N Bits Conversor D/A

Cdigo binrio N bits

B1 B2 B3 BN MSB

LSB

N Latchs

Reset

Contador binrio N bits

Sada Digital

Figura A.19.4 Conversor A/D tipo contador Uma variao deste tipo de conversor utiliza um contador tipo updown nesse caso tambm chamado de conversor tracking ou conversor tipo servo. Isso diminui o tempo de converso pela

possibilidade do contador alcanar mais rapidamente o valor digital final. Os ponto crticos de preciso desse tipo de conversor so o comparador e o conversor D/A. O sinal analgico deve ser mantido constante durante todo tempo de conveno e, portanto, deve ser colocado um circuito S/H (sample and hold) na entrada do conversor. possvel obter alta resoluo neste tipo de conversor (at 16 bits). Este conversor adequado para o uso em aplicaes onde necessria uma boa resoluo e uma taxa de converso moderada. Por exemplo, um conversor com resoluo de 14 bits e taxa de amostragem de 100kHz. importante lembrar aqui que os valores para resoluo e taxa de amostragem de um certo tipo de conversor, depende fortemente do estado da arte da tecnologia utilizado para implementar a tcnica.

Conversor A/D tipo integrador

Esse tipo de conversor apresenta bastante variaes em seu modo de implementao, contudo, o princpio bsico integrar a voltagem de entrada analgica ou uma referencia de voltagem ou, ainda, ambas e o resultado obtido utilizado para controle do nmero de ciclos de clock na entrada de um contador binrio para obter uma sada digital que represente a voltagem analgica de entrada. A figura A.19.5 mostra um diagrama em bloco simplificado desse tipo de converso. Dependendo do modo de operao, estes conversores so chamados de conversores indiretos ou por modulao de largura de pulso (PWM). Normalmente esse tipos de conversores no so igualmente rpidos como os tipos que sero descritos a seguir, porm, permitem uma alta resoluo a um baixo custo e possuem outra caracterstica importante

que a boa rejeio a interferncias ou rudo. A converso, de um modo geral, necessita de vrios ciclos de clock.
Reset
S C R VREF Integrador T VIN

Gate
Comparador

VIN

S/H Clock

Hold

Reset
LSB

Contador binrio N bits

B1 B2 B3 BN MSB

Cdigo binrio N bits N Latchs

Sada Digital

A figura A.19.5 Conversor A/D tipo integrador(bsico) O funcionamento desse conversor bastante simples. Inicialmente, o contador e o integrador so resetado, e a sada do comparador vai para um nvel baixo, habilitando os pulsos de clock na entrada do contador. Aps a liberao do pino de reset o integrador produz na sua sada uma

voltagem igual a Vint = RCVREF.t (A.19.1)

A tenso do integrador cresce linearmente com o tempo e o contador incrementado. Quando essa tenso se iguala tenso de referncia, VIN o comparador muda para o nvel baixo e a contador pra de contar e fornecendo para o latch de sada o sinal digitalizado. A voltagem na de sada do integrador no instante T igual a VIN, portanto, da equao (A.19.1) temos Vint t=T = RCVREF.T = VIN T = 1/ RC .VIN /VREF (A.19.2)

O nmero de pulso acumulado no contador igual sada digital, e dado por Npulso = fclock .T = 1/ RC .VIN /VREF (A.19.3)

Ou seja, temos na sada digital um proporcional a voltagem analgica de entrada. Este tipo de conversor apresenta como principais desvantagens, a dependncia com a constante de tempo de integrador (RC) e o offset do

comparador. Uma implementao ligeiramente diferente do conversor integrado de simples rampa e o conversor integrador com dupla rampa. Que procuram eliminar as desvantagens do conversor de simples rampa. A figura A.19.6 mostra um diagrama em bloco desse conversor.

-VIN S/H S

Reset
S C R Integrador 0 VIN1 VREF

VIN2 2N-1

VREF Comparador

Gate

Clock

Start/Stop Reset Contador binrio N bits

LSB B1 B2 B3 BN MSB

Hold

Cdigo binrio N bits N Latchs

Figura A.19.6 Conversor A/D tipo dupla rampa

Sada Digital

No processo de converso existem duas fases(ver figruaA.19.7). Na fase 1 a chave S liga o integrador na tenso de entrada, -VIN, e o integrador fornece na sua sada um sinal que cresce linearmente com o tempo e tem uma inclinao varivel que depende do valor da tenso de entrada e da constante de tempo RC. Nesta fase o intervalo de tempo de integrao fixo e igual ao mximo valor que depende do clock e do numero de bit do contador e conseqentemente do conversor. Este tempo dado por: T1 = (2N 1).TC = (2N 1)/fCLOCK (A.19.4)

Ao final desse tempo a tenso na sada do integrador, VI, vale: VI =VIF = (1/RC) VIN .T1 (A.19.5)

Na fase 2 a chave S agora conecta uma tenso de referncia, VREF, na entrada do integrador que fornece na sua sada um sinal que decresce com uma inclinao constante at atingir um valor de tenso igual a zero. O tempo nessa segunda fase (T2) pode ser calculado facilmente. A tenso de sada do integrador dada por: VI = VIF - (1/RC) VREF .T2 = 0 V (A.19.6)

Substituindo a equao (A. 19.5) em (A.19.6) e aps (A.19.4) resulta (1/RC) VIN .T1 - (1/RC) VREF .T2 =0 logo T2 = VIN .T1 / VREF = (2N 1)/fCLOCK.. VIN / VREF (A.19.7)

Como podemos observa na equao (A.19.7) o tempo medido pelo contador agora no depende da constante de tempo RC do integrador. Alm disso, a tenso de offset no produz nenhum erro nesse conversor. deixado como exerccio para o aluno mostrar que o erro de offset do comparador no introduz erro nessa converso digital.

Figura A.16.7 Fases no processo de converso dupla rampa.