EPUSP PCS 2011/2305/2355 Laboratrio Digital

Via de Dados
Verso 2012

RESUMO
Esta experincia tem como objetivo introduzir o conceito de via de dados, que largamente empregado
na implementao de sistemas computacionais, com a familiarizao com circuitos tri-state.
Dentro deste escopo, a parte experimental consiste em projetar e implementar um sistema de via de
dados atravs do qual esto interligados registradores bidirecionais, portas de entrada e portas de sada.

1. INTRODUO TERICA
O conceito de via (ou bus) foi introduzido para resolver problemas como o mostrado na Figura 1.1, ou
seja, a transferncia de informaes entre vrios registradores.

REG. A

REG. B

REG. C

REG. D

REG. E

REG. F

Figura 1.1 - Sistema composto de vrios registradores, que transferem informaes entre si.
A soluo usual para este problema seria colocar uma porta de seleo (multiplexador) na entrada de
cada registrador, o que encarece muito o sistema. Contudo, se for possvel garantir que neste sistema
nunca seja necessrio efetuar simultaneamente duas transferncias distintas, pode-se utilizar o conceito
de via de dados.
Dentro do conceito de via de dados, necessrio se conhecer alguns dos circuitos bsicos que permitem
sua implementao e que so mostrados a seguir.

1.1. Circuitos com Sadas Tri-state

Qual a utilidade dos dispositivos tri-state1? Nos sistemas eletrnicos comum a utilizao intensiva
de vias de dados (bus), que se constitui em um meio fsico de comunicao de dados compartilhado
entre os vrios mdulos que compem o sistema. Para que isto seja possvel, utilizam-se os circuitos
integrados tri-state. Seja a figura 1.2 que mostra uma linha fsica de dados compartilhada por vrias
portas lgicas.
Os dispositivos tri-state tm uma entrada de controle, conhecida como enable ou output control,
capaz de colocar as sadas no estado de alta impedncia. Assim, a sada de um circuito tri-state pode
assumir trs estados: zero lgico, um lgico e alta impedncia.
Uma via de comunicao criada ligando-se vrias sadas juntas, porm os circuitos de controle (que
geram os sinais de enable) devem assegurar que, no mximo, uma sada esteja na condio de circuito
TTL e todas as outras estejam com impedncia alta, de forma a permitir que uma nica porta possa
transmitir sua informao. Em outras palavras, um controle adequado do sinal enable de cada circuito
permite a multiplexao das vrias sadas que esto ligadas via.

O termo tri-state marca registrada da National Semiconductor Corporation.

Via de Dados (2012)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

linha
compartilhada

Figura 1.2 - Configurao com vrias portas tri-state compartilhando uma linha fsica.

Caractersticas Eltricas
Os circuitos tri-state so construdos de forma que a passagem para o estado TTL seja mais lenta do
que a passagem para o estado de alta impedncia. Assim, se um dispositivo aciona simultaneamente
uma porta tri-state para passar ao estado TTL e outro, da mesma via, para passar ao estado de alta
impedncia, no dever ocorrer nenhum problema.
Se duas sadas foram, erroneamente, nveis lgicos TTL conflitantes ao mesmo tempo, o resultado
igual quele que ocorre com duas sadas TTL curto-circuitadas. Os dispositivos podem ser danificados e a
tenso de sada no estar dentro das faixas dos nveis lgicos. Esta situao deve, portanto, ser evitada.
Uma sada tri-state em estado de alta impedncia tem uma corrente de fuga de 40 A, a qual deve ser
considerada no dimensionamento do nmero de portas na via de comunicao. No estado lgico zero,
uma sada deve absorver 40 A de cada sada em alta impedncia e 1,6 mA de cada entrada TTL ligada
via de comunicao.
No estado lgico um, uma sada deve fornecer 40 A de corrente para cada sada em alta impedncia,
ligada via de comunicao e 40 A para cada entrada TTL na via de comunicao. Uma porta tri-state
tpica absorve 16 mA no nvel lgico zero, mas fornece 5,2 mA no nvel lgico um. Isto permite a ligao
de muitas portas numa via de comunicao.

1.2. Circuitos com Sadas Open Collector

Os componentes open collector (coletor aberto) possuem uma implementao semelhante aos
componentes com sada do tipo totem pole. A diferena bsica que nas sadas open collector foi
suprimida a ligao entre o coletor e VCC dos transistores de sada.
Naturalmente, percebe-se a necessidade de um resistor externo (resistor de pull up) ligado a VCC para
a corrente de polarizao dos transistores e conseqente definio dos nveis de sada.
Com este tipo de componente consegue-se ligar vrias sadas conjuntamente, utilizando-se um nico
resistor, de acordo com a figura 1.3.

Via de Dados (2012)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

Vcc

Figura 1.3 - Configurao de Portas NAND tipo coletor aberto, compartilhando linha fsica
No ponto S tem-se a funo lgica S = AB CD EF , e por esta razo este tipo de ligao chamado de
wired-and. Isto , sadas coletor aberto ligadas entre si resultam num AND lgico das sadas
individuais.
Estes componentes tambm so utilizados para a interligao de vrias entradas e sadas em
configurao de via de dados (com resistores de pull up para cada via), apresentando com vantagens o
fato de no sofrerem danos se mais de uma sada for ativada (transistor de sada for colocado em
conduo) ao mesmo tempo, alm de serem interfaces passivas, isto , no precisam alimentar a via
(no injetam corrente na via).

1.3. Comparao de Caractersticas Eltricas

Comparando-se as sadas do tipo tri-state e as do tipo open collector, tem-se o seguinte panorama:

Sadas tri-state: menor consumo; mais rpidas; exigem controle centralizado com ligao em
via, pois so sensveis ativao de mais de uma sada ao mesmo tempo (conflito de via);

Sada open collector: requer polarizao externa (resistor de pull up); uma interface
passiva; quando ligada em configurao de via no precisa de controle centralizado, pois suporta
erros de ativao (ativao de mais de uma sada ao mesmo tempo); lenta (principalmente
com cargas capacitivas) por no poder injetar corrente por sua sada (s consegue absorver
corrente com seu transistor de sada).

1.4. Via de Dados

Uma via de dados, ou simplesmente via, um conjunto de linhas utilizado como caminho comum, que
interliga entradas e sadas de vrios registradores, de modo que as informaes possam ser transferidas
facilmente de qualquer um destes registradores para qualquer outro, desde que se utilizem os sinais de
controle apropriados. A Figura 1.4 mostra um sistema organizado por vias, com trs registradores com
sadas tri-state.

REG. A

REG. B

CONTROLE
CLOCK

CONTROLE

VIA

REG. C

CONTROLE

Figura 1.4 - Sistema composto de vrios registradores interligados

atravs de uma Via de Dados.
Via de Dados (2012)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

Pode parecer incoerente que todas as entradas e todas as sadas correspondentes estejam ligadas entre
si. A incoerncia, porm, desaparece se for assegurado que apenas um dos trs registradores tenha as
suas sadas habilitadas, enquanto que as sadas dos outros dois registradores estejam em seu estado de
alta impedncia. Por exemplo, suponha que os registradores B e C estejam com as sadas desabilitadas,
enquanto o registrador A tem as suas sadas habilitadas. Isto, em essncia, desliga as sadas de B e C da
via, de forma que apenas as sadas do registrador A tenham os seus nveis lgicos presentes nas linhas
que compem a via.
Para realizar, por exemplo, a transferncia de dados do registrador A para o registrador C deve-se em
primeiro lugar, desabilitar as sadas de B e C e habilitar a sada do registrador A, colocando-se os seus
dados na via. O registrador C, por sua vez, deve ter sua entrada habilitada para que copie o que est na
via. Todas as outras entradas devero permanecer desabilitadas. A transferncia ocorrer quando vier o
sinal de habilitao da carga para o registrador C. A Figura 1.5 mostra um diagrama de tempos dos sinais
de controle necessrios para que esta transferncia seja efetuada.
DADOS NA VIA

HABILITA SADAS DE A
(DESABILITA SADAS DE B e C)

HABILITA CARGA
DA ENTRADA DE C
AQUI OCORRE A
TRANSFERNCIA

Figura 1.5 - Diagrama de Tempos para a transferncia de dados do registrador A para C.

Atravs do exemplo apresentado, constata-se que na operao de transferncia de dados entre dois
registradores ligados a uma via, deve-se sempre especificar qual o registrador de onde vm os dados
(origem) e qual o registrador que deve receb-los (destino), habilitando tais registradores
corretamente. Ou seja, necessrio selecionar (enderear) os registradores origem e destino.

1.5. Seleo de Registradores - Endereamento

Uma maneira de resolver este problema de seleo dos registradores envolvidos numa transferncia
atribuir a cada registrador um endereo. Na verdade, cada registrador pode ter dois endereos,
coincidentes ou no, um como destino e outro como origem. Neste caso, devem ser utilizados circuitos
decodificadores de endereo para, a partir dos endereos apresentados, gerar os sinais de habilitao
para os registradores escolhidos. A Figura 1.6 mostra o exemplo de um sistema que utiliza esta forma de
seleo de registradores, com endereos de 3 bits.

0
1
ENDEREO
DA
ORIGEM
n

HS0
HS1

HE - Habilita Entrada
HS - Habilita Sada

HSn

HE0

HE
REG. 0
HS

0
1

ENDEREO
DO
DESTINO

HE
REG. 1
HS

HE

REG. n
HS

HE1

HEn

Figura 1.6 - Seleo de Registradores Utilizando Decodificadores.

Via de Dados (2012)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

Deve-se lembrar que neste modelo de registradores devem ser evitados os casos em que se
enderea o mesmo registrador, tanto como origem como destino.
Outro esquema empregado na seleo de registradores utiliza um registrador intermedirio nas
transferncias. Neste esquema, definem-se operaes de entrada e de sada deste registrador
intermedirio. Nas operaes de entrada, ele o destino dos dados vindos de qualquer outro registrador
ligado via; nas operaes de sada, ele a origem dos dados que vo para qualquer um dos outros
registradores ligados via. Deste modo, todas as transferncias de dados passam pelo registrador
intermedirio, sendo necessrio apenas determinar o endereo do outro registrador envolvido nesta
transferncia, e habilitar o sinal de controle correspondente, informando se a operao de entrada ou
de sada. A Figura 1.7 mostra um diagrama deste tipo de endereamento.

0
ENDEREO
DA
ORIGEM

HAB0

HAB - Habilita

E/S - Entrada/Sada

HABn

HAB

HE

REG. 0
E/S

REG. n
E/S

E/S

REG.
E/S

(VIA DE DADOS)

INTERMEDIRIO

Figura 1.7 - Transferncia de Dados utilizando registrador intermedirio.

Utilizando os conceitos apresentados, podem ser interligados atravs de uma via de dados registradores
bidirecionais (registradores usados para leitura e gravao de dados) como tambm portas de entrada e
sada.

1.6. Portas de Entrada e Sada

Um sistema (por exemplo, um conjunto de registradores) para se comunicar com o meio externo, deve
utilizar as chamadas portas de entrada e de sada.
a) Porta de Entrada
Uma porta de entrada pode ser definida como sendo um dispositivo ligado via de dados, que permite ao
sistema ler dados vindos de um perifrico de entrada (teclado, conjunto de chaves, etc.).
Em sua forma mais simples, uma porta de entrada pode ser formada por um conjunto de buffers tristate, ou por um registrador com sadas tri-state, cujas entradas so ligadas s sadas de dados do
perifrico, e cujas sadas so ligadas via de dados. As sadas de uma porta de entrada, normalmente
so habilitadas atravs de um endereo e um sinal de controle de leitura de perifrico (Figura 1.8).
b) Porta de Sada
Uma porta de sada pode ser definida como sendo um dispositivo ligado via de dados, que permite
enviar dados para algum perifrico de sada (terminal de vdeo, displays, LEDs, etc.).
Neste caso, uma porta de sada pode ser um registrador, cujas entradas so ligadas via de dados do
sistema e cujas sadas so ligadas ao perifrico de sada. Esta porta de sada normalmente selecionada
atravs de um endereo e de um sinal de controle de gravao de perifricos (Figura 1.8).

Via de Dados (2012)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

HAB - Habilita
PARA O PERIFRICO
OU INTERFACE

PORTAS
HAB

VIA DE DADOS

ENDEREO

DO PERIFRICO
OU INTERFACE
DO PERIFRICO

PORTAS

HAB

LEITURA / GRAVAO

Figura 1.8 - Seleo de Portas de Entrada e de Sada.

Nos exemplos apresentados at aqui se utilizou uma representao simplificada da via, que descrita a
seguir.

1.7. Representao de uma Via de Dados

Em diagramas lgicos, a representao de uma via de dados com todas as suas linhas e respectivas
ligaes pode comprometer a legibilidade do diagrama correspondente. Por este motivo so utilizadas
representaes simplificadas nas quais um grupo de linhas substitudo por barras ou por uma s linha,
indicando-se apenas o nmero de linhas que compem a via. A Figura 1.9 ilustra duas destas
representaes simplificadas para o sistema da Figura 1.4 anteriormente apresentado.

4
4

REG.
A

REG.
B

CONTROLE

CONTROLE

REG.
C

CONTROLE

REG.
A

REG.
B

REG.
C

CONTROLE

CONTROLE

CONTROLE

Figura 1.9 - Representaes simplificadas de uma Via de Dados

qual esto interligados vrios registradores.
Na Figura 1.9, como cada registrador tem as suas entradas e as suas sadas ligadas via de dados,
bvio que as entradas e sadas correspondentes esto ligadas entre si. Isto possvel, pois em operao
normal um registrador nunca tem suas entradas e sadas habilitadas simultaneamente.
Como entradas e sadas sero ligadas entre si, muitos fabricantes de Circuitos Integrados (CIs) fazem
ligao entre elas internamente. Isto reduz o nmero de pinos utilizados para o CI. A Figura 1.10
mostra o diagrama esquemtico de um destes registradores ligado a uma via. Dependendo do estado das
entradas de controle, as linhas E/S funcionam ou como entradas, ou como sadas, sendo chamadas de
linhas de dados bidirecionais.

Via de Dados (2012)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

VIA DE DADOS

HS

E/S
REG.

E/S

BIDIREC.
CLOCK

HS
REG.
E/S
BIDIREC.

E/S
E/S

CLOCK

HS - Habilita Sada
E/S - Entrada / Sada

Figura 1.10 - Representao de Linhas de Dados Bidirecionais.

1.8. Componentes Tri-state

Dentro da lista de componentes SSI e MSI comercialmente disponveis, temos vrios exemplos de
circuitos com sada tri-state.
Para a funo de buffer tri-state, podemos citar os circuitos integrados 74125 e 74126, que possuem a
mesma funcionalidade com a diferena do sinal de habilitao (fig. 1.11).

Figura 1.11 Buffer tri-state 74125.

Para a funo de registrador com sada tri-state temos o circuito integrado 74173 (figura 1.12). Os sinais
de entrada G1 e G2 controlam a carga de dados e os sinais de entrada M e N controlam a sada tri-state
do registrador.

Figura 1.12 Registrador tri-state 74173.

Via de Dados (2012)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

2. PARTE EXPERIMENTAL
Na parte experimental desta experincia realizaremos a implementao de uma via de dados tri-state
para a transferncia de dados entre registradores, usando circuitos integrados especficos, como buffers
tri-state e registradores com sada tri-state.

2.1. Especificao do Projeto

Projetar um sistema digital com duas portas de entrada de dados de 3 bits cada, duas portas de sada de
dados e dois registradores de dados, que compartilham uma via comum tri-state. A figura 2.1 ilustra o
circuito a ser desenvolvido.
Cada componente da via de dados controlado por sinais que habilitam a sada de dados (SEL_E0,
SEL_E1, SEL_R0E, SEL_R1E) e sinais que habilitam a carga (LOAD) de dados (SEL_E0, SEL_E1,
SEL_R0L, SEL_R1L).

PORTA
DE
SADA
S0

SEL R0L

PORTA
DE
SADA
S1

SEL S0

SEL S1

REGISTRADOR
R0

SEL R0E

VIA DE DADOS

PORTA
DE
ENTRADA
E0

3
SEL R1L

PORTA
DE
ENTRADA
E1

SEL E0

SEL E1

REGISTRADOR
R1

SEL R1E

ENTRADA
FIXA

CHAVES
(CH5 a CH7)

SEL Si

SEL Ei

SEL RiL SEL RiE

CLK

ACAO

DISPOSITIVO DE LEITURA
NA VIA (CH2-CH3)

LGICA DE SELEO
E CONTROLE

DISPOSITIVO DE ESCRITA
NA VIA (CH0-CH1)

Figura 2.1. Diagrama de blocos do circuito da via de dados a ser projetado.

Via de Dados (2012)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

Para acompanhar a transferncia dos dados no circuito, trs displays de sete segmentos sero usados:

Display D0: para mostrar o contedo da via de dados tri-state;

Display D1: para mostrar a porta de sada de dados 0;
Display D2: para mostrar a porta de sada de dados 1.

O controle da origem (escrita na via CH0-CH1) e destino (leitura da via CH2-CH3) da transferncia de
dados realizado pelas entradas de seleo abaixo:

CH1 CH0

Componente
origem

CH3 CH2

Componente
destino

E0

S0

E1

S1

R0

R0

R1

R1

A transferncia dos dados acionada pelo sinal AO, e os sinais de habilitao de escrita na via e de
leitura da via dos respectivos componentes selecionados devem seguir a forma de onda da figura 1.5.
Com o objetivo didtico de aprendizado dos componentes digitais, sugere-se que sejam usados:

Buffers tri-state: para as portas de entrada E0 e E1;

Registradores tri-state: para as portas de sada S0 e S1 e os registradores E0 e E1.

2.2. Montagem do Circuito

A montagem do circuito deve apresentar de forma incremental o funcionamento de partes do circuito, a
saber:

ETAPA 1: portas de entrada E0 e E1 e via de dados;

ETAPA 2: acrescentar as portas de sada S0 e S1;
ETAPA 3: acrescentar os registradores R0 e R1.

a) Efetue a montagem do circuito e realize testes a cada etapa para comprovar seu correto
funcionamento. Documente cada etapa da montagem no relatrio.
b) Aps efetuar a montagem final do circuito, realize testes de transferncia de dados cobrindo todas as
possibilidades. Por exemplo:

porta de entrada porta de sada.

porta de entrada registrador porta de sada.
porta de entrada registrador registrador porta de sada.

PERGUNTAS:
1. Qual o valor do display ligado na via comum quando nenhum dos registradores est com a sada
ativada?
2. Mostre um diagrama de blocos de um circuito (usando multiplexadores) que tenha a mesma funo
do circuito deste item, exceto que no podem ser usados registradores com sada tri-state. Qual
ento a vantagem de vias de dados tri-state?
3. A carta de tempos para a transferncia dos dados pela via obedece a temporizao da figura 1.5?
Como os dados so transferidos das portas de entrada para a via, antes de serem lidos pelas portas
de sada? Explique como as formas de onda foram implementadas.
4. O que acontece se o mesmo componente for selecionado como origem e destino?
5. Caso ocorra um erro em um dos testes de transferncia de dados acima, como localizar o
componente com falha?
6. Como seria a lgica de controle caso o nmero de registradores fosse igual a 14?
7. Descreva uma aplicao do circuito projetado.

Via de Dados (2012)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

3. BIBLIOGRAFIA

FREGNI, E.; SARAIVA, A. M. Engenharia do Projeto Lgico Digital: Conceitos e Prtica. Editora
Edgard Blcher, 1995.

SIGNETICS. TTL Logic Data Manual. Signetics, 1982.

FREGNI, E.; LANGDON JR., G.G. Projeto de Computadores Digitais. 2 Edio, Editora Edgard
Blcher, 1976.

TOCCI. R. S.; LASKOWSKI, L. P. Microprocessors and Microcomputers - Hardware and Software.

Prentice-Hall, 2 Edio.

TOCCI, R.L.; WIDMER, N.S.; MOSS, G.L. Digital Systems: Principles and Applications. 11th ed.,
Prentice-Hall, 2011.

4. MATERIAL DISPONVEL
Circuitos Integrados TTL:

7400, 7402, 7404, 7408, 7432, 7474, 74125, 74126, 74138, 74139, 74173.

5. EQUIPAMENTOS NECESSRIOS

1 painel de montagens experimentais.

1 fonte de alimentao fixa, 5V 5%, 4A.

1 osciloscpio digital.

1 multmetro digital.

1 gerador de pulsos.

1 computador compatvel com IBM-PC com software Altera Quartus II.

Histrico de Revises
B.J.S./2001 reviso
E.T.M./2004 reviso
E.T.M./2005 reviso
E.T.M./2006 reviso
E.T.M./2008 reviso
E.T.M./2012 reviso

Via de Dados (2012)

10