Você está na página 1de 5

AEVA-ESCOLA PROFISSIONAL DE AVEIRO

FICHA DE TRABALHO

Curso: Técnico de Electrónica, Automação e Comando


Disciplina: Sistemas Digitais
Turma: 3E
Módulo nº.: 5
Designação do Módulo: Arquitectura de Microcontroladores
Ficha de Trabalho n.º: 1
O Docente: Rui Araújo | Sérgio Pinho

Revisões dos Módulos Anteriores

1. Indique os sistemas de numeração que estudou, dando exemplos de algumas conversões


entre eles.

2. Complete o seguinte quadro:

Decimal Binário Octal Hexadecimal Decimal Binário Octal Hexadecimal


0 11
1 12
2 13
3 14
4 15
5 16
6 17
7 18
8 19
9 20
10 21

3. Apresentando todos os cálculos necessários, converta para o sistema de numeração


decimal os números seguintes:

a. 45(10)

b. 11111000(2)

c. 777(8)

d. ABCDEF(16)

e. 1011100,10101(2)

f. 124,78(8)

g. 1AC8,DB(16)
EF.3.06.r1
AEVA-ESCOLA PROFISSIONAL DE AVEIRO

FICHA DE TRABALHO

4. Apresentando todos os cálculos necessários, converta para o sistema de numeração


binário os números seguintes:

a. 471(10)

b. 0,855(10) (com 8 bits de precisão)

c. 356,3175(10) (com 8 bits de precisão)

5. Tendo por base a seguinte tabela de verdade, obtenha a expressão lógica.

C B A F
0 0 0 0
0 0 1 1
0 1 0 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1

6. Construa a tabela de verdade para as seguintes portas lógicas.


a. AND.

A B F

b. OR.

A B F

c. NOT

A F

EF.3.06.r1
AEVA-ESCOLA PROFISSIONAL DE AVEIRO

FICHA DE TRABALHO

7. Complete a seguinte tabela.

Nome Símbolo Expressão

AND

OR

NOT

NOR

X-OR

8. Desenhe os circuitos lógicos com portas NOT, OR e AND das seguintes expressões:
a.

b.

9. Obtenha as expressões realizadas pelos circuitos representados.


a.

EF.3.06.r1
AEVA-ESCOLA PROFISSIONAL DE AVEIRO

FICHA DE TRABALHO

b.

c.

d.

EF.3.06.r1
AEVA-ESCOLA PROFISSIONAL DE AVEIRO

FICHA DE TRABALHO

10. Considere as seguintes tabelas de verdade.

A B C F1 A B C F2
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 1
0 1 0 0 0 1 0 0
0 1 1 0 0 1 1 1
1 0 0 1 1 0 0 0
1 0 1 1 1 0 1 1
1 1 0 0 1 1 0 0
1 1 1 0 1 1 1 1
Tabela 1 Tabela 2

a. Obtenha a respectivas funções lógicas.

b. Reduza, através do mapa de Karnaugh, as funções lógicas obtidas.

EF.3.06.r1

Você também pode gostar