Você está na página 1de 109

CURSO DE AUTOMAO INDUSTRIAL

APOSTILA DE FUNDAMENTOS ELETRNICA DIGITAL

Prof. Guilherme Vicente Curcio Prof. Rogrio Passos do A. Pereira

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

2/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

CIRCUITOS DIGITAIS E ANALGICOS


Os circuitos analgicos utilizam no seu funcionamento grandezas continuamente variveis, em geral tenses e corrente eltrica. Os circuitos digitais produzem sua sada, respondendo a incrementos fixos. A entrada no circuito analgico nunca constitui um nmero absoluto: uma posio aproximada numa escala contnua. Por exemplo: um relgio analgico possui os ponteiros que esto em constante movimento; no possui um valor determinado para o intervalo de tempo. O relgio digital tem sua indicao das horas atravs de nmeros que mudam de intervalo em intervalo. Outro exemplo, seria voc estar subindo uma rampa ou escada. Subindo uma rampa, voc est a cada instante em movimento para cima. J na escada no, voc, em cada instante est em um degrau. Assim podemos ento entender que um circuito analgico tem suas variveis em contnua variao no tempo, e o circuito digital possui suas variveis fixas em perodos de tempo.

SISTEMAS DE NUMERAO
Todos ns, quando ouvimos pronunciar a palavra nmeros, automaticamente a associamos ao sistema decimal com o qual estamos acostumados a operar. Este sistema est fundamentado em certas regras que so base para qualquer outro. Vamos, portanto, estudar estas regras e aplic-las aos sistemas de numerao binria, octal e hexadecimal. Estes sistemas so utilizados em computadores digitais, circuitos lgicos em geral e no processamento de informaes dos mais variados tipos. O nmero decimal 573 pode ser tambm representado da seguinte forma: 573 = 500 + 70 + 3 ou 573 = 5 x 102 + 7 x 101 + 3 x 100

Isto nos mostra que um dgito no sistema decimal tem na realidade dois significados. Um, o valor propriamente dito do dgito, e o outro o que est relacionado com a posio do dgito no nmero (peso). Por exemplo: o dgito 7 no nmero acima representa 7 x 10, ou seja 70, devido a posio que ele ocupa no nmero. Este princpio aplicvel a qualquer sistema de numerao onde os dgitos possuem "pesos", determinados pelo seu posicionamento. Sendo assim, um sistema de numerao genrico pode ser expresso da seguinte maneira: N = dn . Bn + . . . + d3 . B3 + d2 . B2 + d1 . B1 + d0 . B0 Onde: N = representao do nmero na base B dn = dgito na posio n B = base do sistema utilizado n = valor posicional do dgito

3/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Por exemplo, o nmero 1587 no sistema decimal representado como: N = d3 . B3 + d2 . B2 + d1 . B1 + d0 . B0 1587 = 1 . 103 + 5 . 102 + 8 . 101 + 7 . 100

SISTEMA DE NUMERAO BINRIO


O sistema binrio utiliza dois dgitos (base 2) para representar qualquer quantidade. De acordo com a definio de um sistema de numerao qualquer, o nmero binrio 1101 pode ser representado da seguinte forma: 1101 = 1 . 23 + 1 . 22 + 0 . 21 + 1 . 20 1101 = 8 + 4 + 0 + 1 = 13 Note que os ndices foram especificados em notao decimal, o que possibilita a converso binria-decimal como descrito acima. Atravs do exemplo anterior, podemos notar que a quantidade de dgitos necessrio para representar um nmero qualquer, no sistema binrio, muito maior quando comparada ao sistema decimal. A grande vantagem do sistema binrio reside no fato de que, possuindo apenas dois dgitos, estes so facilmente representados por uma chave aberta e uma chave fechada ou, um rel ativado e um rel desativado, ou, um transistor saturado e um transistor cortado; o que torna simples a implementao de sistemas digitais mecnicos, eletromecnicos ou eletrnicos. Em sistemas eletrnicos, o dgito binrio (0 ou 1) chamado de BIT, enquanto que um conjunto de 8 bits denominado BYTE.

Converso Binrio Decimal:


A converso de um nmero do sistema binrio para o sistema decimal efetuada simplesmente adicionando os pesos dos dgitos binrios 1, como mostra o exemplo a seguir: a) 11010B = 1 . 24 + 1 . 23 + 0 . 22 + 1 . 21 + 0 . 20 11010B = 16 + 8 + 0 + 2 + 0 11010B = 26D

b) 1100100B = 1 . 26 + 1 . 25 + 0 . 24 + 0 . 23 + 1 . 22 + 0 . 21 + 0 . 20 1100100B = 64 + 32 + 0 + 0 + 4 + 0 + 0 1100100B = 100 D

4/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Converso Decimal Binrio:


Para se converter um nmero decimal em binrio, divide-se sucessivamente o nmero decimal por 2 (base do sistema binrio), at que o ltimo quociente seja 1. Os restos obtidos das divises e o ltimo quociente compem um nmero binrio equivalente, como mostra o exemplo a seguir: Converter os seguintes nmeros decimais em binrio:

a) 23 |2 . 1 11 |2 . 1 5 |2 . 1 2 |2 . 0 1 bit mais significativo, logo: 23D = 10111B

b) 52 |2 . 0 26 |2 . 0 13 |2 . 1 6 |2 . 0 3 |2 . 1 1 bit mais significativo, logo 52D = 110100B

1.2.1.3 - Adio com nmeros binrios A adio no sistema binrio efetuada de maneira idntica ao sistema decimal. Devemos observar, entretanto, que o transporte (vai um) na adio em binrio, ocorre quando temos 1+1 . A tabela abaixo ilustra as condies possveis para adio de Bits. A 0 0 1 1 B 0 1 0 1 Soma 0 1 1 0 Vai 1 ---1

5/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Observe, nos exemplos seguintes, como efetuada uma adio em binrio: Adicionar os seguintes nmeros binrios. a) 101110 + 100101 1 11 101110 +100101 1010011

b) 1001 + 1100 1 1001 +1100 10101

OBSERVAO: O termo transporte, (vai um) utilizado para indicar o envio de um dgito para a posio imediatamente superior do nmero chamado de CARRY em ingls. Este termo ser utilizado a partir de agora, em lugar de "transporte", por ser encontrado na literatura tcnica.

Subtrao em nmeros binrios


As regras bsicas para subtrao so equivalentes subtrao decimal, e esto presentadas na tabela a seguir. A 0 0 1 1 B 0 1 0 1 Diferena Transporte 0 -1 1 1 -0 --

6/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Exemplo: Subtrair os seguintes nmeros binrios. a) 111 101 111 -101 010

b) 1101 - 1010 1101 - 1010 0011

OBSERVAO: O termo transporte (pede um), utilizado para indicar a requisio de um dgito da posio imediatamente superior do nmero, chamado Borrow em ingls. Este termo ser utilizado, a partir de agora, em lugar de transporte, por ser o encontrado na literatura tcnica. O processo de subtrao efetuado na maioria dos computadores digitais realizado atravs da representao de nmeros negativos. Por exemplo, a operao 7 - 5 pode ser representada como sendo 7 + (-5). Observe que, na segunda representao, a operao efetuada uma adio de um nmero positivo com um negativo. Os nmeros binrios negativos so representados atravs do 2 complemento. Vejamos como isto feito. O segundo complemento de um nmero binrio obtido adicionando-se 1 ao primeiro complemento do mesmo. O primeiro complemento obtido simplesmente, complementando os dgitos que formam o nmero. Exemplo: Calcule o 2 complemento dos seguintes nmeros binrios. a) 1001 1001 0110 + 1 0111 1 complemento 2 complemento b) 1101 1101 0010 + 1 0011 1 complemento 2 complemento

No exemplo anterior (a), o nmero 9 (1001) tem como segundo complemento 0111. O segundo complemento a representao negativa do nmero binrio, ou seja, -9 representado como sendo 0111.

7/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

A subtrao binria atravs do 2 complemento, realizada somando o subtrator com o 2 complemento do subtraendo, como mostra o exemplo a seguir. Exemplo: Subtraia os seguintes nmeros em binrios. a) 13 - 7 13 = 1101 7 = 0111 Calculando o 2 complemento de 7 (0111), temos: 0111 1 0 0 0 --- 1 complemento + 1 1 0 0 1 --- 2 complemento OBSERVAO: Sempre que houver carry do bit mais significativo, ele dever ser desprezado. b) 6 -9 6 = 0110 9 = 1001 Calculando o 2 complemento de 9 (1001), temos: 1001 0 1 1 0 --- 1 complemento + 1 0 1 1 1 --- 2 complemento logo: 13 = 6 1101 0110 -7=+ 1001

0110 +0111 1101

Se no resultado da soma (1101) no existe carry, devemos achar o 2 complemento deste nmero e acrescentar o sinal negativo (-). 1101 0 0 1 0 --- 1 complemento + 1 (-) 0 0 1 1 --- 2 complemento ento: 6 - 9 = - 3, ou seja: - 0011

OBSERVAO: Podemos achar o 2 complemento de um binrio pela seguinte regra: conserva o 1 (primeiro) bit um (1) menos significativo e faz-se o 1 complemento dos bits mais significantes (bits da esquerda).

8/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Exemplos: 1 0 0 1 --- 9 0 1 1 1 --- 2 complemento | conserva 1 complemento

1 0 0 0 --- 8 1 0 0 0 --- 2 complemento | conserva 1 complemento

0 1 1 0 --- 6 1 0 1 0 --- 2 complemento | conserva 1 complemento

SISTEMA DE NUMERAO HEXADECIMAL


O sistema hexadecimal, ou sistema de base 16, largamente utilizado nos computadores, microcomputadores e microcontroladores. Neste sistema so utilizados 16 smbolos para representar cada um dos dgitos hexadecimais, conforme a tabela a seguir: Decimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Hexadecimal 0 1 2 3 4 5 6 7 8 9 A B C D E F Binrio 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

As letras A, B, C, D, E, F representam dgitos associados s quantidades, 10, 11, 12, 13, 14, 15, respectivamente.

9/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Converso Hexadecimal Decimal


Aplicando ao sistema hexadecimal a definio de um sistema de numerao qualquer, teremos: N = dn . 16n + . . . + d2 . 162 + d1 . 161 + do . 160 Para se efetuar a converso, basta adicionar os membros da segunda parcela da igualdade, como ilustra o exemplo a seguir: Exemplo: Converter em decimal os seguintes nmeros hexadecimais. a) 23H = 2 . 161 + 3 . 160 23H = 2 . 16 + 3 . 1 23H = 35D

b)

3BH = 3 . 161 + B . 160 3BH = 3 . 16 + 11 3BH = 59D

Observe que o dgito hexadecimal "B", no exemplo (b), equivalente ao nmero 11 decimal, como mostra a tabela apresentada anteriormente.

Converso Decimal Hexadecimal


A converso decimal hexadecimal efetuada atravs das divises sucessivas do nmero decimal por 16, como demostrado no exemplo a seguir. Exemplo: Converter em hexadecimal os seguintes nmeros: a) 152 |16 . . 8 9 -- logo: 152D = 98H

b)

249 |16 ..: 9 15 -- Logo: 249D = F9H

10/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

NMEROS DECIMAIS CODIFICADOS EM BINRIO (BCD) Como j foi discutido anteriormente, os sistemas digitais em geral, trabalham com nmeros binrios. Com o intuito de facilitar a comunicao homem-mquina, foi desenvolvido um cdigo que representa cada dgito decimal por um conjunto de 4 dgitos binrios, como mostra a tabela seguinte: DECIMAL 0 1 2 3 4 5 6 7 8 9 BINRIA 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001

Esta representao denominado de cdigo BCD (Binary-Coded Decimal). Desta maneira, cada dgito decimal representado por grupo de quatro bits, como ilustrado a seguir: 527 = 0101 0010 0111 527 = 010100100111 Observe que a converso decimal-BCD e BCD-decimal direta, ou seja, separando-se o dgito BCD em grupos de 4 bits, cada grupo representa um dgito decimal. Exemplo: Converter os seguintes nmeros decimais em BCD. a) 290 = 0010 1001 0000 290 = 001010010000

b)

638 = 0110 0011 1000 638 = 011000111000

11/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Converter os seguintes nmeros em decimal. a) 1001010000001000 = 1001 0100 0000 1000 1001010000001000 = 9 4 0 8 = 9408

b)

001001101001 = 0010 0110 1001 001001101001 = 2 6 9 = 269

12/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

PORTAS LGICAS:
Os sistemas digitais so formados por circuitos lgicos denominados Portas Lgicas. Existem 3 portas bsicas que podem ser conectadas de maneiras variadas, formando sistemas que vo de simples relgios digitais aos computadores de grande porte. Veremos as caractersticas das 3 portas bsicas, bem como seus smbolos e circuitos equivalentes. Porta AND (E) Esta porta pode ter duas ou mais entradas e uma sada e funciona de acordo com a seguinte definio: "A sada de uma porta AND ser 1, somente se todas as entradas forem 1". A seguir, temos o smbolo de uma porta AND de 2 entradas ( A e B) juntamente com um quadro que mostra todas as possibilidades de nveis de entrada com a respectiva sada. Este quadro chamado de Tabela Verdade.

A
A S B

B 0 1 0 1

S 0 0 0 1
Equao Lgica

0 0 1 1

S=A.B

Smbolo lgico

Tabela Verdade

O circuito a seguir executa a funo AND. Considere o nvel lgico 1 igual a "chave fechada" e nvel lgico 0 (zero) igual a chave aberta.

B L

Quando tivermos a condio de chave A aberta (0) e chave B aberta (0), no circular corrente e a lmpada L fica apagada (0). 13/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Na condio de termos a chave A aberta (0) e a chave B fechada (1), ainda assim no circula corrente e a lmpada est apagada (0). fcil observar que a condio inversa [chave A(1) e chave B(0)], tambm implica em a lmpada estar apagada (0). Agora temos a condio em que a chave A fechada (1) e a chave B fechada (1), nesta situao a corrente pode circular e a lmpada acende (1). Verifique portanto que a anlise acima descrita confirma a tabela verdade apresentada. Para o circuito AND portanto, podemos afirmar que qualquer 0 (zero) na entrada leva a sada para o 0 (zero). - Porta OR (ou) Esta porta tambm possui duas ou mais entradas, e uma sada, funcionando de acordo com a seguinte definio: A sada de uma porta OR ser 1 se uma ou mais entradas forem 1. A seguir, temos o smbolo de uma porta OR de 2 entradas (A e B) juntamente com a respectiva tabela verdade.
A S B

A 0 0 1 1

B 0 1 0 1

S 0 1 1 1
Tabela Verdade

S=A+B

Smbolo lgico Equao Lgica

O circuito a seguir executa a funo OR: Chave aberta = nvel lgico 0 (zero); chave fechada = nvel lgico 1 (um)

A B

14/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Quando tivermos chave A fechada e chave B aberta, teremos corrente circulando e consequentemente a lmpada L estar acesa. A lmpada fica acesa tambm com as condies: - Chave A = Aberta e Chave B = Fechada - Chave A = Fechada e Chave B = Fechada. A lmpada somente estar apagada quando as duas chaves (A e B) estiverem abertas. Analisando o circuito e comparando-o com a tabela verdade fonecida, podemos afirmar, que para um circuito OR, qualquer 1 na entrada leva a sada para 1. - Porta NOT (no) A porta NOT possui somente uma entrada e uma sada e obedece seguinte definio: "A sada de uma porta NOT assume o nvel lgico 1 somente quando sua entrada 0 (zero) e vice-versa". Isto significa que a porta NOT um inversor lgico, ou seja, o nvel lgico da sua sada ser sempre o oposto do nvel lgico de entrada. A figura a seguir apresenta o smbolo da porta lgica NOT, sua tabela verdade e equao lgica.

A 0 1

S 1 0
Equao Lgica

S=A

Smbolo lgico

Tabela Verdade

O circuito a seguir executa a funo NOT. Observe que o circuito se resume a uma chave ligada para o terra. Quando a chave est aberta, a corrente circula pela lmpada que fica acesa. Quando a chave A fecha , a corrente circula agora pela chave. Com isso a lmpada se apaga, confirmando a tabela verdade fornecida.

15/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

- Porta NAND (no e) As portas lgicas NAND so na realidade combinaes das portas bsicas AND e NOT. So consideradas como portas bsicas das famlias lgicas. Na porta NAND que qualquer 0 ( zero) na entrada, leva a sada para 1 A figura a seguir apresenta uma porta NAND de duas entradas com o smbolo e a tabela verdade e sua equao lgica. Note que a porta NAND constituda de uma AND seguida de um inversor (NOT).
A S B

A 0 0 1 1
Smbolo lgico

B 0 1 0 1

S 1 1 1 0
Equao Lgica

= A

. B

Tabela Verdade

O circuito equivalente de uma porta NAND visto a seguir, onde fcil verificar a tabela verdade.

A B L

16/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

- Porta NOR (no ou) As portas lgicas NOR so na realidade combinaes das portas bsicas OR e NOT. So consideradas como portas bsicas das famlias lgicas. "Na porta NOR, qualquer 1 na entrada leva a sada para 0 (zero)." A figura a seguir apresenta uma porta NOR de duas entradas com o smbolo e a tabela verdade e sua equao lgica. Note que a porta NOR constituda de uma OR seguida de um inversor (NOT).

A
A S B

B 0 1 0 1

S 1 0 0 0
Equao Lgica

0 0 1 1

= A

+ B

Smbolo lgico

Tabela Verdade

Analisando o circuito da figura a seguir fcil concluir que quando qualquer uma das entradas (Chave A ou Chave B) estiverem com 1(fechada) e sada S (lmpada L) estar com 0 (zero) (lmpada apagada).

17/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

- Porta EXCLUSIVE OR (ou exclusiva) A funo que esta porta executa, como o prprio nome diz; consiste em fornecer a sada quando as variveis de entrada forem diferentes entre si. A figura a seguir apresenta o smbolo de uma porta exclusive-OR, sua tabela verdade e equao lgica.

A
A S B

B 0 1 0 1

S 0 1 1 0

0 0 1 1

= A

Smbolo lgico

Tabela Verdade

Equao Lgica

O circuito da figura a seguir demonstra o funcionamento da porta EXCLUSIVE OR, utilizando as chaves A e B. Na condio em que as chaves A e B esto abertas, no h caminho para a corrente circular e a lmpada no acende. Com a condio das chaves A e B fechadas, tambm no se tem corrente circulando e a lmpada no se acende. Portanto, conclumos que esta porta s ter nvel 1 na sada quando suas entradas forem diferentes.

18/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

- Porta EXCLUSIVE NOR (no ou exclusiva ou circuito coincidncia) Esta porta tem como funo, fornecer 1 na sada somente quando suas entradas forem iguais. A figura a seguir mostra o smbolo de uma porta exclusive-NOR, sua tabela verdade e equao lgica.

A 0
A S B

B 0 1 0 1

S 1 0 0 1
Equao Lgica

0 1 1

= A

Smbolo lgico inversa s chaves

Tabela Verdade

No circuito da figura a seguir existem agora as chaves A e B; que funcionam de maneira

A e B, isto ; quando a chave A est aberta, a chave A est fechada o mesmo acontecendo com as chaves B e B.

Desta maneira podemos verificar a tabela verdade atravs da seguinte anlise.

A e B esto fechadas) circula corrente pela lmpada e ela estar acesa. Quando a chave A est fechada (chave A aberta) e a chave B aberta (chave B fechada) no circula corrente pela lmpada, o que implica em lmpada apagada. Na situao inversa chave A aberta (chave A fechada) e chave B fechada (chave B aberta) ocorre a mesma coisa e a lmpada estar apagada. Com as duas chaves A e B fechadas (Chave A e B abertas) circular corrente pela lmpada e
Quando as chaves A e B esto abertas (chaves esta estar acesa. Portanto, pode-se afirmar que a porta exclusive-NOR ter 0 (zero) em sua sada quando as entradas forem diferentes.

19/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

20/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

EXPRESSES / CIRCUITOS / TABELA VERDADE:


Todo circuito lgico executa uma expresso booleana, e por mais complexo que seja, formado pela interligao das portas lgicas bsicas. Pense nos operadores booleanos (mais, ponto e barra superior) como cdigos para as portas bsicas, ento voc pode escrever equaes para os circuitos lgicos usando o sinal mais para uma porta OU, o ponto para uma porta AND e a barra para um inversor. Obtendo expresses lgicas a partir de circuitos: Podemos escrever a expresso booleana que executada por qualquer circuito lgico. Vejamos, por exemplo, qual a expresso que o circuito a seguir executa.

Vamos dividir o circuito em duas portas:

Na sada S1 teremos o produto AB. Logo, S1 = AB. Como S1 est aplicado, junto com C, numa outra porta do tipo AND, ento, na sada S teremos o produto S1.C. Logo, S = S1.C. Finalmente, como S1= AB, podemos escrever:

S=ABC
Uma outra maneira mais simples para resolvermos o problema a de colocarmos nas sadas dos diversos blocos bsicos do circuito as expresses por esses executadas da seguinte maneira:

21/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Isto nos diz que o circuito lgico apresentado equivalente a urna porta AND de trs entradas, que pode ser obtida por um circuito integrado TTL SN7411, que contm trs portas deste tipo encapsuladas em um Cl de 14 pinos. Exemplos: Determine as expresses booleanas caractersticas dos circuitos abaixo.

Esse circuito tambm pode ser representado desta forma:

Forma de representao de um inversor ligado antes de uma porta EXEMPLOS: 1)

2)

3)

22/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Circuitos obtidos de expresses lgicas: Vimos como obter uma expresso caracterstica de um circuito lgico qualquer. Podemos tambm desenhar um circuito lgico a partir de sua expresso caracterstica. Por exemplo, um circuito que execute a expresso:

Faremos como na aritmtica clssica, iniciaremos plos parnteses e fazemos primeiramente as somas e aps as multiplicaes. Dentro do primeiro parntese, temos a soma booleana A + B. logo o circuito que executa esse parntese ser a porta OR. No segundo, temos a soma negada, tendo portanto como operando a porta NOR.

Por fim, h um produto dos termos resultantes dos parnteses, logo, o circuito que executa esta multiplicao ser a porta AND. 0 circuito completo fica:

Exemplo: Desenhe os circuitos que executam as seguintes expresses booleanas:

23/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

24/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Expresses lgicas obtidas a partir da tabela verdade: Suponhamos que um circuito lgico de trs entradas A, B e C deva proporcionar na sada S1 os estados lgicos dados na tabela verdade abaixo. A 0 1 2 3 4 5 6 7 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1

Temos basicamente dois mtodos atravs dos quais podemos obter diretamente a expresso de S na sua forma geral ou cannica. So elas: SOMA DE PRODUTOS (ou MINTERMOS) PRODUTO DE SOMAS (ou MAXTERMOS)

Obteno da equao a partir de Soma de Produtos: Procedimento: 1. "Para cada condio em que a coluna de sada da tabela verdade for "1, faz-se o produto das variveis de entrada, que devem ser negadas sempre que corresponderem ao estado zero". No nosso exemplo, S toma o valor lgico "1" para quatro condies diferentes de entrada, nas linhas: 1, 2, 4 e 7. Assim:

25/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

2. "Soma-se os produtos assim obtidos igualando-se tudo a S" Portanto: De posse da expresso caracterstica da tabela verdade podemos montar o circuito lgico correspondente.

O mtodo consiste no seguinte: Sempre que uma das quatro condies surge na entrada do circuito, o produto que lhe corresponde toma o valor 1. Portanto, sada da porta E correspondente a este produto ser "1" e, as outras "O". Como s sadas das portas do tipo E so ligadas entrada de uma porta OU, a sada assume nvel"1" tendo em vista a definio da funo OU. NOTA: O nome MINTERMO deriva do fato de que quando um mintermo individual tabulado a sua resposta um lgico 1, e este 1 nico. Todas as outras respostas relativas do mintermo so O's. Ento temos um nmero mnimo de 1's e um mximo de O's. A funo AND representa um mintermo: mnimo de 1's. A 0 0 1 1 B 0 1 0 1 F 0 0 0 1 F = AB

26/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Obteno da equao a partir de Produto de Somas Procedimento: 1. "Para cada linha da tabela em que a sada for "O", fazemos a soma das variveis de entrada, negando a que tiver valor "V e mantendo aquelas com nvel "O"; Ainda no nosso exemplo, S toma o valor lgico "O" nas seguintes linhas da tabela: O, 3, 5 e 6. Assim:

2. A funo S igual ao produto de todas as somas assim obtidas" Logo:

O circuito lgico correspondente fica:

Neste caso, as somas correspondentes se anulam quando ocorre urna das condies na entrada, anulando toda a expresso. A esta forma de obteno da equao caracterstica diretamente da tabela verdade e confeco do circuito lgico chamamos Implementao Direta. Esta no entanto no a forma mais simples. Como podemos notar, apesar dos circuitos e equaes anteriores serem diferentes elas so equivalentes, pois, so derivados de uma nica tabela da verdade. Portanto, deve existir um processo de minimizao e simplificao. Processo esses que veremos mais adiante. NOTA : Quando um MAXTERMO individual tabelado e sua resposta O, este nico. Todas as outras respostas relativas ao maxtermo so 1's. Ento temos um nmero mximo de 1's. A funo OR representa um MAXTERMO: mximo de 1's.

27/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

- Tabela verdade obtida de uma expresso booleana. A 0 0 1 1 B 0 1 0 1 F 0 1 1 1 F=A+B

Para extrairmos a tabela da verdade de uma expresso, seguimos a seguinte regra: 1 Montamos o quadro de possibilidades em funo d o n de variveis da expresso. ) 2 Montamos colunas para os vrios membros da expr esso. ) 3 Preenchemos essas colunas com seus resultados. ) 4 Montamos uma coluna para o resultado final. ) 5 Preenchemos essa coluna com o resultado final. ) Para esclarecer o processo, tornemos, por exemplo, a expresso:

Temos a expresso trs variveis: A, B e C, logo teremos 23 possibilidades de combinaes. O quadro de possibilidades, ficar:

Concluso: Tabelas-verdade, circuitos lgicos e equaes booleanas so maneiras diferentes de se olhar para a mesma coisa. Se provamos que as tabelas-verdade so idnticas, isto imediatamente nos diz que os correspondentes circuitos lgicos so permutveis e suas equaes booleanas so equivalentes. Quando estamos analisando, geralmente iniciamos com um circuito lgico, construmos sua tabela-verdade e sintetizamos com a equao booleana. Quando estamos projetando, frequentemente iniciamos com uma tabela verdade, geramos urna equao booleana e chegamos a um circuito lgico.

28/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

LGEBRA DE BOOLE:
lgebra Booleana uma tcnica matemtica usada quando consideramos problemas de natureza lgica. Em 1847, o matemtico ingls George Boole, desenvolveu as leis bsicas e regras matemticas que poderiam ser aplicadas em problemas de lgica dedutiva. At 1938, estas tcnicas se limitaram a serem usadas no campo matemtico. Nesta poca, Claude Shammon, um cientista do Be1 Laboratories, percebeu a utilidade de tal lgebra quando aplicada no equacionamento e anlise de redes de multicontatos. Com o desenvolvimento dos computadores, o uso da lgebra de Boole no campo da eletrnica cresceu, de modo que ela hoje ferramenta fundamental, para engenheiros e matemticos no desenvolvimento de projetos lgicos. Originalmente a lgebra de Boole foi baseada em proposies que teriam como resultado serem falsas ou verdadeiras. Shammon usou a lgebra de Boole para equacionar uma malha de contatos que poderiam estar abertos ou fechados. No campo de computadores usada na descrio de circuitos, podendo assumir os estgios lgicos 1 ou 0. fcil perceber que a lgica de Boole extremamente interrelacionada com o sistema de numerao binria, j que ambos trabalham com duas variveis. Postulados e Teoremas Booleanos: Toda teoria de Boole est fundamentada 7 postulados apresentados a seguir: P1 - X = 0 ou X = 1 P2 - 0 . 0 = 0 P3 - 1 . 1 = 1 P4 - 0 + 0 = 0 Compare estes postulados com as definies de adio lgica e multiplicao lgica, apresentadas anteriormente. Fundamentado nos postulados Booleanos, um nmero de teoremas pode agora ser apresentado. O teorema em lgebra de Boole uma relao fundamental entre as variveis Booleanas. O uso dos teoremas ir permitir simplificaes nas equaes lgicas e manipulaes em circuitos lgicos das mais variadas formas. Analisemos cada um dos teoremas. T1 - Lei comutativa T2- Lei Associativa P5 - 1 + 1 = 1 P6 - 1 . 0 = 0 . 1 = 0 P7 - 1 + 0 = 0 + 1 = 1

(a) A + B = B + A (b) A . B = B . A

(a) (A + B) + C = A + (B + C) (b) (A . B) . C = A . (B . C)

29/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

T3 - Lei distribuitiva

T4 - Lei da identidade

(a) A . (B + C) = A . B + A . C (b) A + (B . C) = (A + B) . (A + C)
T5 - Lei da Negao

(a) A + A = A (b) A . A = A
T6 - Lei de redundncia

(a) ( A) = A

(a) A + A . B = A (b) A . (A + B) = A

T7

T8 -

(a) 0 + A = A (b) 1 . A = A (c) 1 + A = 1 (d) 0 . A = 0


T9

(a) A + A = 1 (b) A . A = 0

T10 - Teorema de Morgan

(a) A + A . B = A + B (b) A . ( A + B) = A . B

(a) A +B = A . B (b) A.B = A + B

Observe que todos os teoremas so divididos em duas partes, portanto, so duais entre si. O termo dual significa que as operaes OR e AND so intercambiveis. Para se obter o dual de um teorema, basta substituir os "1" por "0" e vice-versa, e substituir a funo lgica AND por OR e vice-versa. Observe o exemplo a seguir:

T1 - Lei comutativa (a) A + B = B + A (b) A . B = B . A T8 (a) A + A = 1 (b) A . A = 0

T6 (a) A + A . B = A (b) A . (A + B) = A

Os trs primeiros teoremas mostram que as leis bsicas de comutao, associao e

30/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

distribuio de lgebra convencional so tambm vlidas para as variveis Booleanas. A lei da navegao s aplicvel lgica de duas variveis, como o caso da lgebra de Boole. A lei redundncia pode ser facilmente comprovada da seguinte maneira:

(a) A + A . B = A Colocando A em evidncia A . ( 1+ B) = A A=A [T7 (b)]

(b) A . (A + B) = A A.A+A.B=A A+A.B=A A . (1 + B) = A [T7 (b)] A.1=A A=A

Os teoremas T7 e T8 so regras da lgebra Booleana. T9 pode ser demonstrado como a seguir:

A+ A.B=A+B (A + A ) . (A + B) = A + B 1 . (A + B) = A + B A+B=A+B

Expandindo a Equao

[T3(b)] [T8(a)] [T7(b)]

( Fatorao)

O teorema T10 conhecido como teorema de Morgan e uma das mais importantes ferramentas na manipulao de circuitos lgicos. Simplificao Lgica: Aplicando-se os teoremas e postulados Booleanos podemos simplificar equaes lgicas, e com isto minimizar a implementao de circuitos lgicos. Vamos analisar como pode ser feita a simplificao lgica na srie de exemplos a seguir: Exemplo 1: Considere que a sada de um circuito lgico deve obedecer seguinte equao:

S = A + A . B+ A. B
Se este circuito fosse implementado desta forma atravs de portas lgicas, teramos o circuito da figura a seguir:

31/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Utilizando-se teoremas de Boole, vamos simplificar a equao dada.

A + A . B + A . B = (A + A . B ) + A . B =A+ A.B =A+B [T6 (a)] [T9 (a)]

A equao resultante pode ser implementada atravs do circuito da figura a seguir, ou seja, uma simples porta OR. Isto significa que os dois circuitos representam a mesma funo lgica.

Naturalmente o circuito simplificado o ideal, visto que executa a mesma funo lgica com um nmero reduzido de portas lgicas. Exemplo 2: Simplifique a expresso A . (A . B + C) Soluo:

A . (A . B + C) = A . A . B + A . C [T3(a)] =A.B+A.C = A . (B + C)
1.4.3 - Manipulaes Lgicas Os teoremas de Boole so mais teis na manipulao de variveis lgicas do que propriamente na simplificao. Isto porque, um circuito aps simplificado pode no estar em sua forma minimizada, e este processo de minimizao se torna trabalhoso, em determinados casos, quando feito atravs de simplificaes lgicas. Considere a seguinte equao lgica:

[T4(b)] [T3(a)]

S= A +B . Suponha que seja necessrio implement-la atravs de portas lgicas NAND.


Aplicando o teorema de de Morgan na equao acima e negando duplamente o resultado, temos:

A +B .= A . B .
A + B = A.B

[ De Morgan ] [ Dupla negao ]

32/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Observe a figura:

Na realidade, qualquer expresso lgica pode ser manipulada de forma a ser totalmente implementada atravs de portas NAND ou NOR, como mostrado nos seguintes exemplos: Exemplo 3: 1) Implemente as seguintes expresses lgicas:

33/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

2) implemente as seguintes expresses lgicas com portas NOR.

34/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

MAPA DE KARNAUGH:
O mapa de Karnaugh um mtodo grfico de minimizao de equaes lgicas. As equaes descrevem uma funo lgica digital que pode ser quebrada e arranjada de modo que forme um mapa ou ilustrao e permita uma simplificao ou reduo rpida. O mapa de Karnaugh uma alternativa ao uso da lgebra booleana para a simplificao de expresses lgicas. De fato, ele preferido em lugar da lgebra booleana porque torna o processo de reduo mais rpido, fcil e eficaz. Essa tcnica elimina completamente a necessidade do uso da lgebra de Boole e permite a voc transformar diretamente a funo lgica da tabela da verdade em um mapa que ento a levar forma simplificada. E com isso nem sempre ser necessrio escrever antes as equaes a partir da tabela. Formao do Mapa de Karnaugh a partir da Tabela-Verdade: Um mapa de Karnaugh (mapa K) um diagrama que fornece uma rea para representar todas as linhas de uma tabela da verdade. A utilidade do mapa K est no fato de que a maneira particular de localizar as reas torna possvel simplificar uma expresso lgica por inspeo visual. Mapa K para 2 variveis Seja a tabela- verdade, onde, as linhas na tabela foram classificadas com nmeros decimais, representados esquerda. Estes nmeros de linhas foram obtidos atribuindo um significado numrico para os O e 1 da tabela da verdade. Assim, a linha AB = 10 lida como linha 2, pois, o nmero binrio natural 102 equivalente ao decimal 2.

Como sabemos, duas variveis binria, nos fornece 22(=4) combinaes diferentes, que so representadas nas quatro linhas da tabela verdade. Como o mapa K um diagrama em que, cada linha, deve ser representada por uma rea, logo, temos que ter quatro localidades (reas) diferentes. Assim, o mapa K para duas variveis, poder ser do tipo:

No canto direito superior de cada rea. os nmeros, representam as linhas da tabela da verdade. No mapa K do direito, note especialmente a ordem dos nmeros de identificao. Observe que a ordem aquela do cdigo binrio refletido de Gray. A caracterstica essencial do mapa K que compartimentos adjacentes horizontal e vertical (mas no na diagonal) correspondem a mintermos, ou maxtermos, que diferem em apenas urna nica varivel, esta varivel aparecendo complementada em um termo e no complementada no outro, precisamente com esta finalidade que o cdigo Gray

35/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

usado para numerar linhas e colunas de mapas K. Posteriormente veremos o benefcio desta caracterstica dos mapas K. Concluindo o exemplo; escolhido o mapa da esquerda, preenche-se o mapa com 1's em suas respectivas reas conforme tabela-verdade.

NOTA: Como faremos uso apenas dos mintermos na formao da equao a mapa K, achamos por bem no indicarmos os zeros, para maior clareza. Mapa K para 3 variveis

partir

do

Com trs variveis sero necessrios 23=8 reas, logo:

Para o exemplo dado, o mapa preenchido fica:

36/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Mapa K para 4 variveis: Seja a tabela-verdade, para 4 variveis:

Com 4 variveis sero necessrios 24=16 reas, logo:

Para o exemplo dado, o mapa preenchido fica:

37/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Simplificaes de Funes com mapas de Karnaugh: O mapa, a seguir, contm um par de uns que so adjacentes verticalmente (prximo um do outro).

O primeiro 1 representa o produto ABCD , o segundo 1 representa o produto ABCD . Quando nos movemos para o segundo 1, somente uma varivel vai da forma complementada para a ano-complementada ( A para A ); as outras variveis no mudam de forma (B. C e D permanecem no cpmplementadas). Sempre que isto ocorer, voc eliminar a varivel que muda de forma: S=BCD Vejamos porque: A equao de soma de produtos correspondente ao mapa :

S = ABCD + ABCD

que se fatora em: como A + A = 1 , ento:

S = BCD(A + A)

S = BCD ... como queramos demonstrar.


Geralmente um par de uns adjacentes, horizontal ou vertical, significa que a equao de soma de produtos ter uma varivel e um complemento que sero eliminados, como mostrado anteriormente. Para fcil identificao, iremos circundar um par de uns adjacentes horizontal ou vertical. Sempre que houver um par, voc pode eliminar a varivel que aparece em ambas as formas, complementada e no-complementada. As variveis restantes (ou seus complementos) sero as nicas a aparecer no termo de um nico produto correspondente ao par de uns. Exemplo: Obtenha a equao booleana para cada mapa K.

38/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Existindo mais de um par num mapa K, voc pode fazer a soma dos produtos simplificados para obter a equao booleana, como a do exemplo S4. Quando houver dois pares lado a lado como os dos mapas a seguir, estes poder ser agrupa dos gerando o que chamamos de uma quadra.

Quando voc notar uma quadra (quatro uns que so adjacentes horizontalmente ou verticalmente), circunde-a sempre, porque ela leva a um produto mais simples, de fato, uma quadra elimina duas variveis e seus complementos, como demonstra o exemplo seguinte.

O primeiro par representa AC , e o segundo par representa AC . A equao para estes dois pares :

S = AC + AC S = C(A + A)
S=C

que se fatora em: que se reduz em:

As equaes simplificadas para os mapas de quatro variveis anterior, seriam:

S1 = AB

S2 = CD

S3 = BC

39/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Seguindo o mesmo raciocnio, duas quadras adjacentes podem formar um octeto. Um octeto elimina trs variveis e seus complementos. Imagine o octeto como duas quadras.

A primeira quadra representa S = AD + AD ; e a segunda quadra AD. A equao para estas duas quadras :

S = AD + AD S = D(A + A)

que se fatora em: que se reduz em:

S=D

Concluso: de agora em diante no se incomode com a lgebra. Simplesmente percorra os uns de um par, quadra ou octeto, e determine qual ou quais variveis que mudam de forma. Estas so as variveis que so eliminadas. Exemplo: Suponha que voc tenha transformado uma tabela-verdade no mapa de Karnaugh mostrado a seguir.

Consegue-se a maior simplificao na equao quando primeiro forem circundados os octetos, em segundo as quadras e, por ltimo, os pares. A figura acima ficar.

E a equao ser: S = C D + A C + A B D

40/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Sobreposio de Octetos, quadras e pares: E possvel usar o mesmo 1 mais de uma vez. Isto , sobreponha grupos sempre que for possvel para obter uma maior simplificao na expresso. Vejamos:

Como exemplo, temos a sobreposio de um par e uma quadra. A equao ser do tipo:

S = AD + BCD
Enrolando o Mapa (Adjacncias Externas) Outra coisa a saber sobre as adjacncias externas. Imagine que voc esteja pegando o mapa e o enrolando de forma que um lado encoste no outro.

Voc ir perceber que os dois pares na realidade formam uma quadra. Prova:

S = BC + BC S = C(B + B) S=C

equao para os dois pares que se reduz em:

Para indicar isto, desenhe semicrculos em torno de cada par, como mostrado a seguir:

Com esse ponto de vista, a quadra tem a equao:

S=C

pois, A e B variam dentro da quadra.

41/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Exemplo: Obtenha a equao booleana para cada mapa K.

Eliminando grupos Redundantes: Aps terminar de circundar grupos, elimine qualquer grupo redundante, este um grupo cujos uns j foram usados por outros grupos. Aqui esto dois exemplos:

Nos dois casos, a quadra redundante. Portanto, no dever entrar na equao.

S1 = ACD + ABC + ACD + ABC

S2 = A BC + ABD + ABC + A BD

42/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

- Concluso: Resumo do mtodo de obteno de equaes simplificadas a partir do mapa de Karnaugh. 1. Insira um 1 no mapa K para cada produto fundamental (mintermo) que produz uma sada 1 na tabela-verdade. 2. Circunde os octetos, quadras e pares. Lembre-se de enrolar e sobrepor para obter os grupos maiores possveis. 3. Se restar qualquer 1 isolado, circunde cada um. 4. Elimine qualquer grupo redundante. 5. Escreva a equao booleana fazendo a operao OR (soma) dos produtos correspondem aos grupos circundados. Condies Irrelevantes A tabela-verdade fornece a especificao completa de uma funo, apresentando todas as combinaes possveis das variveis de entrada do problema, entretanto, em vrias aplicaes, existem combinaes de variveis de entrada tais, que os valores lgicos de sada correspondentes so irrelevantes. Na prtica, estas condies surgem de duas maneiras. s vezes, realmente acontece que simplesmente no nos interessa ("don't care") qual o valor assumido pela funo para certas combinaes de entrada. Em outras ocasies, pode acontecer que sabemos que certas combinaes de entrada nunca ocorrero ("can't happen"). Neste caso, podemos simular que no nos interessa, pois o efeito final o mesmo. Ao se projetar um circuito combinacional, as condies irrelevantes podem ajudar na simplificao do circuito. Na tabela-verdade ou no mapa de Karnaugh, estas condies so representadas por um "x". Segundo a convenincia, podem assumir nvel O ou 1. Como verificao, considere os seguintes exemplos. Exemplos 1) Escrever a equao booleana simplificada que descreva o acionamento da bomba d'gua comandada plos sensores A e B, conforme especificao a seguir. - Quando o nvel d'gua cobrir a marca "A" o sensor detecta o nvel lgico 1 (A=1) - Quando o nvel d'gua cobrir a marca "B" o sensor detecta o nvel lgico 1 (B=1).

43/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

A tabela da verdade fica: A 0 1 2 3 0 0 1 1 B 0 1 0 1 M 1 1 X 0 nvel abaixo de B, motor ligado nvel abaixo de A e acima de B, motor ligado situao impossvel de acontecer nvel acima de A, motor deslicado

Portanto, o mapa K ser:

Se considerarmos:

X=0 a equao ser: M = A X=1 a equao ser: M = A + B = AB

Neste caso. a condio irrelevante no ajudou na simplificao do circuito. Logo, no foi considerada no mapa K. A seguir so resolvidos dois exemplos fictcios em que, o primeiro, as condies irrelevantes assumem nvel 1, tornando mais simples a equao. O segundo, algumas das condies irrelevantes assumem nvel O e outras nvel 1, a fim de se ter maior simplificao na equao. 2) Dada a tabela-verdade, encontre a equao booleana.

Considerando as condies irrelevantes como variveis de nvel lgico 1, temos: S = C Se fossemos considera-los como de nvel 0, teramos:

S = A BC + ABC

44/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

3. Encontre a equao booleana, dado o mapa K. Analizando o mapa K, se fizermos as condies irrelevantes das posies 6 e 15 iguais a 1 e as codies das posies 1 e 10 iguais a O teremos:

S = B o que representa uma simplificao considervel.

45/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

EXERCCIOS 1. Obter as equaes booleanas simplificadas dos mapas de Karnaugh.

2. Considere as condies irrelevantes dos mapas K a seguir, de maneira a se ter mxima simplificao. Obtenha as equaes:

3. Dada as tabelas-verdade, obtenha as equaes simplificadas a partir do mapa de Karnaugh.

46/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

4. O cdigo BCD faz uso de 4 bits para representar algarismos decimais de O a 9. Com 4 bits podemos representar 16 combinaes, das quais, seis so invlidas. Desenvolva um circuito que gere uma varivel lgica "S" de sada, que indique a validade do cdigo BCD de entrada. onde: - Se S = O indica que o cdigo BCD de entrada vlido. - Se S = 1 indica que o cdigo BCD de entrada invlido.

5. Desenvolva o circuito lgico combinacional representado pelo diagrama de bloco abaixo; a seguir, proponha um nome para este circuito.

- Quando S = O, o nmero binrio B dever ser idntico ao nmero binrio A. - Quando S = 1, B dever ser o complemento de A, ou seja, o nmero B dever ser igual ao A com todos os seus bits invertidos.

47/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

FAMLIAS DE CIRCUITOS LGICOS: As famlias utilizadas atualmente dentro da rea de Eletrnica Digital so TTL (TransistorTransistor-Logic) e CMOS (Complementary Metal Oxide Semiconductor), porm derivam de uma srie de famlias lgicas, hoje obsoletas. A seguir, vamos relacionar, em escala tecnolgica evolutiva, algumas famlias utilizadas anteriormente, precedentes famlia TTL: DCTL (Direct-Coupled Transistor Logic) RTL (Resistor-Transistor Logic) RCTL (Resistor-Capacitor Transistor Logic) DTL (Diode-Transistor Logic) HTL (High-Threshold Logic) ECL (Emiter-Coupled Logic)

CONCEITOS E PARMENTROS DAS FAMLIAS LGICAS Estudaremos alguns parmetros, como nvel de tenso e corrente, das principais famlias. FAMLA TTL A porta "NO E" a base da famlia TTL, pois todas as outras portas desta famlia so derivadas dela. Neste circuito usamos um transistor multiemissor, e na sada usamos dois transistores na configurao TOTEN POLE (quando um est em corte o outro est em saturao, e viceversa).

48/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

NVEL DE TENSO Na sada o menor nvel alto 2,4 Volts e na entrada o menor nvel alto 2,0 Volts, conseqentemente temos 0,4 volts de segurana ( margem de rudo ). Na sada o maior nvel baixo 0,4 Volts e na entrada o maior nvel alto 0,8 Volts, conseqentemente temos 0,4 Volts de segurana ( margem de rudo ).

NVEL DE CORRENTE O circuito abaixo mostra a conexo entre duas portas lgicas TTL.

49/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

FAN- OUT O nmero mximo de portas que podemos conectar a uma outra porta denominamos de FAN-OUT, que neste caso igual a 10.

MARGEM DE RUDO Observe que mesmo em condies de limiar, h uma margem de segurana de 0,4 Volts.

50/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

TEMPO DE PROPAGAO o tempo que uma porta leva para responder, ou seja, passar do estado 1 para o estado 0, ou vice- versa.

CIRCUITOS ESPECIAIS OPEN -COLLECTOR (coletor aberto) Neste caso a sada no com transistores na configurao TOTEN -POLE . Uma resistncia de sada colocada externamente, permitindo ao usurio escolher o resistor, possibilitando conectar um maior nmero de portas .

51/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Observe que a conexo de vrias portas OPEN- COLLECTOR gera uma "PORTA E", onde chamamos de " PORTA E POR FIO".

SCHIMITT-TRIGGER A porta com tecnologia TTL pode possuir em sua entrada a funo de SCHIMITTTRIGGER, conforme a porta inversora abaixo. Quando a porta possui esta funo ela mais imune a rudo. Como exemplo, veja a inversora abaixo. A porta considerar a entrada como sendo alto, enquanto sua tenso de entrada for maior que VT+ ou at que caia abaixo de VT - . A porta considerar a entrada como sendo baixa, enquanto sua tenso de entrada for menor que VT- ou at que suba acima de VT+.

DRIVER Podemos ligar a sada de qualquer porta lgica a um DRIVER, permitindo ento fornecer uma maior corrente ao circuito conectado porta, sem necessitar de drenar um alto valor de corrente pela sada desta porta. Podemos tambm usar o DRIVER quando necessitamos alimentar um circuito com tenso diferente da fornecida pela sada da porta lgica.

52/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

PORTAS COM TRANSISTORES SCHOTTKY As portas com verso Schottky utilizam em seus circuitos o diodo SCHOTTKY, que so diodos especiais construdos com metal de um lado da juno interna para aumentar a velocidade de comutao. Este diodo devidamente colocado entre base e coletor de um transistor forma um conjunto denominado TRANSISTOR SCHOTTKY, que possui a caracterstica de alta velocidade de comutao. .

BUFFER Na simbologia a bola no controle, pino M, significa chave fechada com nvel baixo. Sem a bola significa chave fechada com nvel alto.

53/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

PORTAS LGICAS COM TRI-STATE As portas lgicas que possuem na sua sada a configurao TRI-STATE alm dos nveis alto e baixo, possuem o estado de alta impedncia, funcionando com uma chave em aberto (no drena corrente).

BARRAMENTO Usamos uma chave (buffer), habilitando as chaves ligadas ao registrador que queremos que seu contedo aparea na via de dados.

54/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

VERSES DOS CIRCUITOS TTL Cada verso possui uma caracterstica predominante, conforme tabela abaixo.

55/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

FAMLIA CMOS A famlia CMOS possue circuitos integrados disponveis nas sries comerciais 4000a, 4000b e 54/74C, sendo esta ltima semelhante TTL na pinagem dos circuitos integrados e funes . Alm destas, a famlia CMOS possui verses de alta velocidade e melhor desempenho: 74hc/74hct. ALIMENTAO SRIE 4000 e 74C=FAIXA DE 3 V A 15 V Existem outras sries com outras faixas. Em geral mxima tenso de entrada baixa igual a 30 % de VDD e a tenso mnima de entrada alta igual a 70 % de VDD. FAN-OUT De forma geral FAN-OUT igual a 50, sendo uma vantagem em relao ao TTL. TEMPO DE PROPAGAO O tempo de propagao ,de uma maneira geral, maior que a TTL, porm esta desvantagem foi amenizada com o aparecimento de novas verses para uso de alta velocidade. MARGEM DE RUDO Muito maior que o do TTL. CDIGOS Existem vrios cdigos usados na eletrnica digital, sendo cada um til situao. Seguem abaixo alguns cdigos, onde destacamos o cdigo "BCD 8 4 2 1". para certa

56/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

CODIFICADOR / DECODIFICADOR De maneira geral usamos o termo decodificador quando referimos a um circuito que transforma um cdigo em outro, porm, especificamente codificador o circuito que transforma um cdigo conhecido em um cdigo desconhecido ou no usual, sendo de codificador o contrrio.

DECODIFICADOR BINRIO / DECIMAL

TABELA VERDADE DE UM DECODIFICADOR B C D 8421 / DECIMAL

57/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

DECODIFICADOR "B C D PARA SEGMENTOS"

DISPLAY DISPLAY CATODO COMUM O MAIS USADO DISPLAY ANODO COMUM

Exemplos: DISPLAY FND 500 e FND 560

58/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

CONJUNTO DISPLAY COM DECODIFICADOR

MULTIPLEXADOR Entre as vria entradas, informaes de um sistema, o multiplexador seleciona dever sair. qual

Entrada de seleo (endereo): seleciona a entrada escolhida.

59/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

MULTIPLEXADOR DE 2 ENTRADAS DE 1 BIT A = 0, sair a entrada I2 A= 1, sair a entrada I1

DIAGRAMA EM BLOCO -MULTIPLEXADOR 2 ENTRADAS DE 4 BITS Observe: I1 possue 4 bits I2 possue 4 Bits A = 0, sair a entrada I1( I10,I11,I12,I13) A = 1, sair a entrada I2 ( I20,I21,I22,I23)

BLOCO MUX 2 * 4

60/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

CIRCUITO DO MULTIPLEXADOR DE 2 ENTRADAS DE 4 BITS

61/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

DEMULTIPLEXADOR O multiplexador seleciona qual informao que chega em uma entrada ser encaminhada para a sada selecionada.

62/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

APLICAES

63/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

CIRCUITOS COMBINACIONAIS / SEQUNCIAIS At este momento estudamos vrios circuitos, porm, suas sadas dependiam somente das entradas.Estes circuitos so chamados circuitos combinacionais. Agora vamos estudar circuitos que suas sadas dependem de suas entradas, como tambm de suas prprias sadas (anterior) .Estes circuitos so chamados de circuitos sequnciais.

FLIP-FLOP Estudaremos primeiramente o funcionamento dos LATCH, depois faremos modificaes para chegarmos aos FLIP-FLOPs , nosso maior objetivo.

TABELA VERDADE

TABELA

SIMBOLOGIA

No devemos usar as combinaes "1 1 0 " e a "1 1 1", pois na sada teremos "nivel alto" tanto na sada "Q" e como na "Q barrado" ( por definio Q barrado o inverso de Q). .

64/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

DIAGRAMA EM BLOCO DO LATCH DINMICOS "R S" Agora inserimos um clock, tornando um "LATCH" em "LATCH DINMICO", onde a sada altera somente quando o clock estiver ativo. No caso abaixo o clock ativado com nvel alto.Existem latchs que so ativados quando o clock for "zero".

65/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

LATCH "TIPO D" Inserindo uma inversora na entrada do "LATCH RS" obteremos o LATCH TIPO D.

Enquanto o clock for ativo teremos a possibilidade da sada ser alterada vrias vezes. Poderemos alterar o LATCH DINMICO para que o clock fique ativo somente na subida ou decida do clock, esse LATCH modificado chamamos de FLIP-FLOP.

66/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

FLIP- FLOP - EXEMPLO DE CIRCUITO GERADOR DE PULSO POSITIVO

Abaixo outros circuitos geradores de pulso na subido ou decida do pulso.

FLIP-FLOP TIPO D

SMBOLO DO FLIP-FLOP TIPO D

67/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

FLIP-FLOP TIPO J K Alterando o FLIP-FLOP R S ", no haver necessidade de evitar a condio J =1 , K=1

Podemos alterar o FLIP-FLOP J K , inserindo as funes: Exemplo: CLEAR=Torna a sada Q=0 PRESET =Torna a sada Q=1

CLEAR

CLEAR

PRESET SENSVEIS AO NIVEL BAIXO

PRESET SENSVEIS AO NIVEL ALTO

68/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

FLIP -FLOP J K MESTRE ESCRAVO Podemos usar dois LATCH J K para obtermos um FLIP-FLOP J K .

FLIP-FLOP DO TIPO T (TOGGLE) OU COMPLEMENTAR

69/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

CHAVES ANTI -BOUNCE Quando movemos uma chave e mudamos sua posio, de nvel alto para baixo ou baixo para alto, conforme mostrado na figura abaixo, vrios estados temporrios acontecem , gerando vrios pulsos. Estes pulsos no desejveis podem , por exemplo , provocar a contagem errada quando aplicados em circuitos contadores.

CIRCUITO DA CHAVE

ANTI - BOUNCE

70/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

CONTADORES A tabela abaixo mostra os estados das sadas de um contador.

Podemos desenvolver o circuito que execute a tabela acima de duas formas: Observado a tabela anterior, conclumos que com flip-flops que alterem seus estado a cada pulso de clock poderemos gerar um contador usando FLIP-FLOPs em cascata. Com contador assncrono:

Com contador sncrono:

71/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Observe a forma de onda do FLIP-FLOP T com entrada T com nvel alto quando aplicado um clock . Na sada teremos uma forma de onda com a frequncia que a da freqncia do clock.

Contadores assncronos
Usamos vrios FLIP- FLOP T com nvel alto em cascata.

GRFICO PARA O CONTADOR MDULO 16 (CONTA AT 15)

72/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

CONTADOR DE DCADA:

CIRCUITO CONTADOR DE DCADA

Basta zerar os flip-flops quando o contador chegar a 10(Q3=1,Q2=0,Q1=1,QO=0) OUTRA FORMA DE FAZER UM CONTADOR MDULO 10

Basta zerar todos os flip-flops quando Q3 e Q1 forem" 1"

73/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Ateno: Mdulo significa estado. Exemplo: Contador mdulo 4 possui 4 estados, logo conta at 3.(estado 00,01,10, 11) CONTADOR MDULO 6 Mdulo 6, significa 6 estados, 0 a 5, logo conta at 5

CONTADOR ASSNCRONO DECRESCENTE

Observe que as sadas so agora os "Qs BARRADOS"

74/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Podemos construir um contador decrescente usando como clock a sada "Q Barrado" de cada FLIP -FLOP TIPO T.

CONTADOR ASSNCRONO CRESCENTE / DECRESCENTE Controle x=1, contador crescente. Controle x=0, contador decrescente.

75/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

CONTADORES SNCRONOS RECORDANDO FLIP-FLOP J K

CONTADOR SNCRONO MDULO 16 (CONTA AT 15) TABELA VERDADE

76/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

PROJETO

CIRCUITO DO CONTADOR SNCRONO MODULO 16

J1=K1=Qo

77/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

CONTADORES COMERCIAIS Existem vrios contadores comerciais, dos quais podemos citar o C I 7493, que um contador mdulo 16, e o CI 7490, que um contador mdulo 10( dcada). Seguem detalhes do CI 7490. Exemplo : CI 7490 Obs: - Se QA for conectado entrada B, e clock entrada A, contar segundo o cdigo B C D. - Se QD for conectado entrada A, e clock entrada B, contar segundo o cdigo BIQUINRIO.

78/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

DETALHE DO CIRCUITO INTERNO

CONTADOR AT 39 (MDULO 40)

79/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

MEMRIAS Memria so dispositivos que armazenam informaes. Na eletrnica digital trataremos de memrias que armazenam informaes codificadas digitalmente que podem representar nmeros, letras, caracteres , comandos, endereos ou qualquer outro tipo de dado. ESTRUTURA GERAL DE UMA MEMRIA

Endereo= indica em qual posio est guardada ou ser guardada a informao Controle =indica o que desejamos executar :leitura ou escrita. I/O=Local por onde os dados so retirados ou inseridos. EXEMPLO DE TAMANHO DE MEMRIAS 32 * 8= 32 PALAVRAS de 8 BITS 2 k* 16= 2 *1024 PALAVRAS de 16 BITS 2k * 8=2048 PALAVRAS de 8 BITS ENDEREAMENTO / CONTROLE / "I O " DE DADOS

80/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

MEMRIA ROM ( READ ONLY MEMORY) Permite somente a leitura dos dados gravados previamente em sua fabricao.

O controle CS, chip enable, que est conectado a uns dos pinos da memria,habilita ou no a mesma. Quando desabilitado, para o caso acima, nvel alto, sua sada fica no estado de alta impedncia. CS=Nvel baixo, memria funciona normalmente. Nvel alto , memria no funciona, sua sada fica emalta impedncia. ARQUITETURA INTERNA DE UMA MEMRIA ROM

EXEMPLO : MEMRIA ROM 4 * 8

81/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

SADA

MEMRIA COMPLETA

MEMRIA PROM (PROGRAMMABLE READ ONLY ) Permite o armazenamento dos dados pelo prprio usurio, porm feito de modo definitivo. Aps a gravao transforma-se em uma ROM.

82/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

MEMRIA EPROM ( ERASEBLE PROM) uma ROM PROGRAMVEL que permite a gravao de modo semelhante da PROM, com a vantagem de poder ser novamente apagada, mediante banho de luz ultravioleta. EXEMPLO DE MEMRIA EPROM 2K * 8

MEMRIA EEPROM ou E 2 PROM um avano em relao a EPROM, pois possibilita que os dados sejam apagados eletricamente e, ainda, isoladamente por palavras de dados, sem necessidade de reprogramao total, permitindo alteraes no prprio circuito, sem a necessidade de desconexo com circuito, como o caso da EPROM.

MEMRIA RAM (RANDOM ACESS MEMORY ) Permitem a escrita e leitura dos dados e possuem acesso aleatrio ou randmico. So volteis, pois perdem seus dados com o desligamento da alimentao, o que no ocorrem com a memrias estudadas at este momento.

83/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

ESTRUTURA DE MEMRIA RAM CLULA BSICA DE UMA MEMRIA RAM Cada bit armazenado em um FLIP-FLOP tipo D . Ao FLIP-FLOP tipo D acrescentado um circuito para permitir que a sada do flip-flop chegue at a sada do chip( circuito integrado) quando desejado a leitura, e o contrrio, isto , o dado da entrada armazenado no FLIP FLOP D,quando o objetivo a escrita.

ARQUITETURA INTERNA DE UMA MEMRIA RAM

84/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

EXPANSO DE MEMRIA Usamos o pino CS para habilitar, ou no, uma memria. No caso da figura anterior a habilitao (funcionamento) com nvel 0. EXEMPLO 1 Neste caso quando CS BARADO = 0 , RAM 1 est funcionando e a RAM 2 fica em tristate. CS BARRADO = 1 ,RAM 1 fica em tri-state e RAM 2 fica funcionando .

85/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

EXEMPLO 2 Neste caso: CS BARRADO=1, DESABILITA TODAS AS 04 MEMRIAS CS BARRADO=0, PODEMOS HABILITAR UMA MEMRIA DE CADA VEZ, CONFORME CONTROLE ABAIXO. A6 ,A5=00 HABILITA MEMRIA 1 A6 ,A5=01 HABILITA MEMRIA 2 A6 ,A5=10 HABILITA MEMRIA 3 A6 ,A5=11 HABILITA MEMRIA 4

86/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

CIRCUITOS SOMADORES

Para projetar o circuito que execute a tabela abaixo, soma, usamos o mapa de karnaugh.

O circuito projetado o meio somado, que soma dois bits, isto , no deve haver o terceiro bit do " vai um " da etapa anterior.

O circuito que executar tabela abaixo soma inclusive se houver o terceiro bit devido ao " vai um" da etapa anterior.

87/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Usando o mapa de karnaugh chegamos ao circuito que executa a soma de trs bits(terceiro bit), devido ao " vai um" (da etapa anterior).

Associando meio somador com somador completo conseguimos o circuito que executa qualquer soma. A soma dos " bits menos significativos" no h " vai um" da etapa anterior, isto , a soma com certeza de somente dois bits , logo podemos usar o circuito "meio somador".

88/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

89/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

CIRCUITO SUBTRATOR Seguindo o mesmo raciocnio, podemos chegar ao circuito subtrator.

90/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

UNIDADE LGICA E ARITMTICA (ALU) Dentro da ALU existem vrios circuitos como portas lgicas, circuitos somadores e subtratores. Conforme a seleo podemos escolher qual circuito queremos ativar, permitindo executar, por exemplo, soma, subtrao ou mesmo a execuo de uma funo lgica, com uma inversora.

91/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

CONVERSORES Segue abaixo uma variao contnua ou analgica de uma grandeza genrica .

CONVERSORES DIGITAL - ANALGICO

92/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

EXEMPLO:

Podemos amplificar o sinal, o importante manter a proporcionalidade.

93/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

CONVERSOR ANALGICO-DIGITAL

Neste circuito a PORTA E permite a entrada do clock at que a tenso na sada do conversor D / A fique igual ao nvel da tenso de entrada ( que se deseja medir ). A funo do comparador gerar nvel baixo na sua sada (entrada da PORTA E) no instante que a entrada do comparador (sada do conversor) for igual tenso de entrada, impedindo mais clock no contador. Neste instante o contador possui o valor da tenso que se deseja medir e o flip-flop TIPO D armazena esta informao binria.

94/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

LABORATRIO EXERCCIO: Monte um relgio digital, segue sugesto.

95/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

MDULO 8810-(MDULO DE EXPERINCIAS) PLACA DE MONTAGENS

96/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

ATENO PARA A CHAVE DE SELEO TTL OU CMOS

97/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

CIRCUITOS INTEGRADOS (C I)

98/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

7403-NO E com open collector

74126- Buffer com Tri-state

99/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

EXERCCIOS SRIE 1: 1-a)Transforme os nmeros abaixo da base 10 para as bases 2 , base 8 e base 16 1-a-1)20 1-a-2-)15 1-a-3-)40

1-b)Transforme os nmeros abaixo da base 2 para as base10 , base 8 e base 16 1-b-1) 1 0 1 0 1 1 1-b-2) 1 1 0 0 1 1-b-3) 0 11 1 0 0 0 1 0 1

1-c)Transforme os nmeros abaixo da base 16 para as base2 , base 8 e base 10 1-c-1) 2A 1-c-2) 15 1-c-3) 3D4

2)Monte a tabela verdade para as portas abaixo, considerando as variveis de entrada como sendo A , B. S como sendo a sada. 2-1) PORTA E 2-2)PORTA OU 2 .3)PORTA NE 2.4) PORTA NOU

3)Montar a tabela verdade para a porta OU EXCLUSIVO e NO EXCLUSIVO. 4)Montar os circuitos das portas abaixo utilizando somente resistores,diodos e fonte de alimentao. As entradas so A , B , C , D e a sada S 4.1)Porta E 4.2) PORTA OU

5) Monte a PORTA INVERSORA utilizando somente resistores ,transistores e fonte de alimentao. 6) Monte os circuitos abaixo.

100/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

7)Em binrio quantos BITs so necessrios para contar at : 7-1) 8 em decimal 7.2)10 em decimal 7.3)16 em decimal 7.4)33 em decimal

8) Para cada circuito monte a sua expresso booleana e a tabela verdade.

. 9)SIMPLIFIQUE

10) Quantos bits de controle so necessrios para um multiplexador de : a) b) 4 palavras de 1 bit 4 palavras de 10 bits

11) Quantos bits de controle so necessrios para um demultiplexador : a)7 palavras de 1 bit b)6 palavras de 10 bits 12) Monte o multiplexador para : a) 2 palavras de 1 bit b) 4 palavras de 1 bit

101/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

13)Monte as expresses booleana para as tabelas verdade abaixo utilizando os mtodos: SOMA DOS PRODUTOS, PRODUTROS DA SOMA e KARNAUGH. As entradas so A , B , C . S so as sadas 13-1) A 0 0 1 1 B 0 1 0 1 S 1 1 0 0 0 1 1 13-2) A 0 B 0 1 1 0 C 0 1 0 1 S1 1 X 1 0 S2 1 X X 0

102/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

EXERCCIOS SRIE 2: 1)Usando FLIP-FLOP J K sensvel a decida, monte: 1.1) Flip-flop tipo D 2) FLIP-FLOP OBS:CK igual a DE , pulso de clock , ck ,de alto para baixo. CK igual a S, pulso de clock ,ck, de baixo para alto. Considere inicialmente a sada QO=0 Complete a tabela abaixo para : flip-flop D Decida CK D Q0 DE 1 DE 0 S 0 DE 1 DE 0 S 1 S 1 S 1 flip-flop T subida CK T Q0 S 1 DE 0 S 1 DE 0 DE 0 S 1 S 1 S 1 flip-flop JK Decida CK J K Q0 flip-flop J K Subida CK J K Q0 1.2) Flip-flop tipo T

DE 1 0 S 0 1 DE 0 1 DE 1 1 S 0 1 DE 1 0 DE 1 0 DE 1 1

S 1 0 S 0 1 DE 1 0 DE 1 1 S 0 1 DE 1 0 DE 1 0 DE 1 1

3) Usando FLIP-FLOP, monte os contadores assncronos: 3.1) Mdulo 16, crescente 3.2)Mdulo 8, decrescente

4) Possuindo um oscilador de onda quadrada de 400 khz, com valor de tenso de 0 v e 5 v , e vrios flip-flops J K ,obtenha: A)200 KHZ B)100 KHZ

5) Monte, com porta lgica, um multiplexador de 2 entradas , sendo entrada e sada de 1 bit .

103/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

6) Para o multiplexador abaixo, quantos bits de controle(endereo), no mnimo, so necessrios: 6.1)10 entradas , sendo entrada e sada de 1bit. 6.2) 4 entradas , sendo entrada e sada de 4 bit 7)Quantos FLIP- FLOPs so necessrios , no mnimo, para montar: a)contador modulo 5 b)contador modulo 12

8) Quantos bits de endereamento so necessrios para uma memria de capacidade: 8-1) 1 k * 8 8-2) 128 * 4 8-3) 130 * 2 8-4) 8 * 16

9-Monte as expresses booleanas e o circuito dos seguintes decodificadores, sendo A ,B as entradas . S1 , S2 , S3 so as sadas. A) A 0 0 1 B) A 0 0 1 1 B 0 1 0 1 S1 1 0 0 0 S2 0 1 0 0 S3 0 0 1 0 S4 0 0 0 1 B 0 1 0 S1 0 1 1 S2 1 0 1 S3 1 1 0

104/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

10) Usando o CI 7490, monte o contador mdulo: a) 10 CKA NC QA QD GND QB QC B) 2

CKA NC QA QD GND QB QC

7490

7490

CKB R01 R02 NC VCC R91 R91

CKB R01 R02 NC VCC R91 R91

c)24 (use 02 cis)

CKA NC QA QD GND QB QC

CKA NC

QA QD GND QB QC

7490

7490

CKB R01 R02

NC VCC R91 R91

CKB R01 R02

NC VCC R91 R91

11)Use o CI 7490 para ser um divisor por : a) Por 2 B) por 6

CKA NC QA QD GND QB QC

CKA NC QA QD GND QB QC

7490

7490

CKB R01 R02 NC VCC R91 R91

CKB R01 R02 NC VCC R91 R91

105/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

RESET INPUTS 1 1 X O X O X 1 1 X X O X O O X 1 O X X O X O 1 X O O X

OUT PUTS O O 1 " " " O O O O O O O O 1

R01 R02 R91 R92 QD QC QB QA

CONTAGEM

OBS:Para o CI 7490 contar em BCD necessrio: *Que a sada QA seja linterligada com a entrada B (CKB). *O clock deverar ser ligado ao pino CK A(pino 14). O CI 7490 sensvel decida do clock.

BCD QD QC QB Q A O O O O O O O O 1 1 O O O O 1 1 1 1 O O O O 1 1 O O 1 1 O O O 1 O 1 O 1 O 1 O 1

106/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

ASSUNTOS ABORDADOS Sistemas de numerao Portas lgicas Expresses, circuitos e tabelas verdade lgebra de Boole Mapa de Karnaugh Famlias de circuitos lgicos Famlia TTL Circuitos especiais Open-collector Schimitt-trigger Portas com transistores schottky Tri-state Barramento Verses de circuitos TTL Famlia CMOS Cdigos Cdigos /Decodificadores Multiplexador / Demultiplexador Circuitos combinacionais / Seqenciais Flip-flip Chaves anti-bounce Contador Memrias Circuitos somadores Circuitos Subtratores Alu Conversores digital/ analgico Conversores analgico/digital Laboratio Exerccios

107/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

108/109

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Bibliografia: 1. Elementos de Eletrnica Digital Autores: Ivan Valeije Idoeta e Francisco Gabriel Capuano Editora: rica 2. Apostila de Eletrnica Digital Autor: Geraldo arcelo Alves de Lima CEFET-ES 3. Apostila de Eletrnica Digital Autores: Jader de Oliveira SENAI-ES

109/109