Introdução Ao Enhanced PIC16

ENH
Introdução ao Enhanced PIC16
© 2009 Microchip Technology Incorporated. All Rights Reserved. 1303 ECA Slide 1
Agenda
Introdução ao PIC16F1XXX
Migração para o PIC16F1XXX
Novas maneiras de codificar
Capacidades avançadas
Agenda
O que é o PIC16F193X?
Baixo consumo
Melhorias nos Periféricos
• Digital
• Analógico
• Interface Humana
Resumo
Recursos Adicionais
Visão Geral
Mapa de Memória
Novas Instruções
Caracteristícas de Endereçamento
Indireto Melhoradas
Mapa da Familia de MCU’s PIC®
PIC32
Memoria/Desempenho
dsPIC® DSC
PIC24
PIC18
Enhanced
PIC16
(14-
(14-bit instruction word)
PIC16
(14-
PIC10/12
(12-
Preço
Objetivos para o PIC16
Melhorado
Aumentar o tamanho máximo de memória
Aumentar o espaço para periféricos.
Aumentar o tamanho máximo de memória
de dados.
Melhora do atual método de paginação da
ROM / troca de bancos de RAM.
Melhora na eficiência do código em ‘C’.
Minimizar a dificuldade de migração.
Diagrama de Blocos
PIC16F193x/194x
Internal Oscillator
CPU 32 MHz
14-bit Instruction
Data EEPROM
Program Memory 49 Total Instructions
256B
Up to 28KB • (2) 16-bit File Select Registers
(16K Instructions) • Interrupt Context Save
Data Memory
16 Level Stack & Up to 1KB
• Enhanced Indirect
Program Counter Addressing
• Reset Capabilities
Capture/Compare/
LCD Drive
10-bit ADC Comparators PWM
Up to 184
Up to 17 channels Up to 3x 2x Standard
Segments
3x Enhanced
mTouch Communications
Reliable Low
Capacitive Up to 2x (MI2C,
Power Operation
Sensing Module SPI, EUSART)
Familia PIC16F193x/194x
10b Timers ECCP/
FLASH RAM DataEE
Device (Words) (Bytes) (Bytes) PINS LCD ADC 8b/16b CCP COMMS
UART,
PIC16F1933 4K 256 256 28 60 11 4/1 3/2
I2C, SPI
UART,
PIC16F1934 4K 256 256 40/44 96 14 4/1 3/2
I2C, SPI
UART,
PIC16F1936 8K 512 256 28 60 11 4/1 3/2
I2C, SPI
UART,
PIC16F1937 8K 512 256 40/44 96 14 4/1 3/2
I2C, SPI
UART,
PIC16F1938 16K 1K 256 28 60 11 4/1 3/2
I2C, SPI
UART,
PIC16F1939 16K 1K 256 40/44 96 14 4/1 3/2
I2C, SPI
2xUART,
PIC16F1946 8K 512 256 64 184 17 4/1 3/2 2xI2C,
2xSPI
2xUART,
2xI2C,
PIC16F1947 16K 1K 256 64 184 17 4/1 3/2 2xSPI
‘F’ – 1.8V-5.5V ‘LF’ – 1.8V-3.6V

Comparação entre o
PIC16XXX e o PIC16F1XXX
Antes Novo
CPU RISC de alto desempenho: CPU RISC de alto desempenho :
Somente 35 instruções Somente 49 instruções
Todas intruções de 1-ciclo exceto Todas intruções de 1-ciclo exceto
“branches” “branches”
Velocidade de Operação: Operating speed:
DC – 20 MHz do oscilador/clock DC – 32 MHz do oscilador/clock
DC – 200 ns ciclo de instrução DC – 125 ns ciclo de instrução
Capacidade de interrupção Capacidade de interrupção com
Pilha por hardware de 8-níveis salvamento de contexto
automático
Modos de endereçamento Direto, Pilha por hardware de 16-níveis
Indireto e Relativo com reset por
overflow/underflow
Modos de endereçamento Direto,
Indireto e Relativo
Dois Registradores de seleção de
arquivo (FSRs) completos 16-bit
FSRs leêm a memória de
Programa e de Dados.
Comparação Rápida
PIC16 PIC16 Melhorado PIC18
Max GPR/SFR 336 / 110 2496 / 316 4096/159+

Mais se os SFRs estão for a do
access bank.
Max Programa 8Kx14 32Kx14 1Mx16

16K é hoje o maior
dispositivo.
FSRs 1 2 3
Pode acessar a Memória
de Programa.
No. de 35 49 75
Instruções 83 including the optional
extended instructions.
Pilha 8 16 31
with over/under flow with over/under flow reset.
reset.
Interrupções 1 1 2
Salvamento contexto HW. Salvamento contexto HW opcinal
Leitura da Todos dispositivos

via RETLW.
Todos dispositivos via
ou FSR. Todos via
Todos os dispositivos via
instruções TABLRD.
Memória de Alguns via interface c/ EEPROM.
Programa interface EEPROM.
Novo Mapa da Memória de
Dados
32 bancos de registradores
15 bancos estão reservados para uso futuro
O mapa de memória está simplificado:

Ultimos 16 bytes de cada banco são comuns
Primeiros 12 bytes de cada banco são para os
registradores da CPU
Os SFRs estão localizados no endereços 12-31
Novas funcionalidades
W está mapeado no “wreg”
Bancos 16-30 estão reservado para futura “diversão”
Banco 31 têm funções avançadas
Mapa da Memória de Dados
Banco 0 Banco 1 Banco 2 Banco 3 Banco 4 Banco 5 Banco 31
0x000
12 SFRs de nucleo comum (CORE)
0x00B
0x00C
20 20 20 20 20 20
SFRs SFRs SFRs SFRs SFRs SFRs
0x01F
0x020 Banco 31
Funções
Especiais
30
Acesso à pilha
6-
GPR GPR GPR GPR GPR GPR &
s
Registradores
o
80 Bytes 80 Bytes 80 Bytes 80 Bytes 80 Bytes 80 Bytes
nc
de Debug
Ba
0x06F
0x070
Memória Comum (16 bytes)
0x07F
Registradores de núcleo
Comum
Novo Salvo Ender. Registrador Função
0x00 INDF0 Registrador Indireto 0

0x01 INDF1 Registrador Indireto 1
0x02 PCL Contador de Programa parte Baixa
0x03 STATUS Registrador de Status
0x04 FSR0 Low “File Select Register” 0 Byte Baixo
0x05 FSR0 High “File Select Register” 0 Byte Alto
0x06 FSR1 Low “File Select Register” 1 Byte Baixo
0x07 FSR1 High “File Select Register” 1 Byte Alto
0x08 BSR BSR – Registro de seleção de banco
0x09 WREG Registrador de Trabalho
Latch do Contador de Programa parte
0x0A PCLATH
Alta
0x0B INTCON Registrador de controle de interrupção
Chaveamento de Banco de
Memória
Os dispositivos antigos faziam a troca via bitis
RP0 e RP1 no Registrador de Status
Estes Bits NÃO EXISTEM MAIS!!!
Agora o registrador BSR que gerencia a troca.
A nova instrução MOVLB seleciona o banco em
uma instrução
ANTIGO NOVO
IRP RP1 RP0 TO PD Z DC C STATUS - - - TO PD Z DC C
BSR - - - 4 3 2 1 0
00 01 10 11 0 1 2 3 4 31
Memória de Programa
Memória de Programa extendida para 16
páginas de 2 kbytes
Paginação simplificada com a instrução
MOVLP
6 5 4 3 2 1 0 MOVLP
PCLATH PCL
- 14
- 13
- 12 11 10 9 8 7 6 5 4 3 2 1 0
10 9 8 7 6 5 4 3 2 1 0 GOTO/CALL
Program
14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Counter
Novo FSR
2 FSRs de 16-bit
0x0000 0x0000
SFRs Endereç
Endereçado
FSR
Os FSRs podem
& via BSR +
Endereç
Endereça:
GPRs File Register
acessar todos os 0x0FFF 0x0FFF
registros e
0x1000
RESERVADO
0x1FFF
FS te do
lo
memória de
0x2000
en sa
R pe
Região Linear GPR
m es
so A c
programa
0x29FF
0x3A00
RESERVADO
0x7FFF
Novos FSRs são 0x8000 0x0000
um ponteiro de
dados para toda a
memória
FSR Endereç
Endereçado
Endereç
Endereça: PROGRAM pelo
MEMORY Program
Counter
FSRs são Addresses
suportados por
novas instruções 0xFFFF 0x7FFF
Região GPR Linear
Aloca os 80 byte dos blocos GPR em um array linear
Mantém as operações com FSR dentro da área dos GPR
Permite grandes Pillhas, arrays, buffers, etc.
Acesso feito via os FSR e uma segunda faixa de endereços
0x2000
BANCO 0
0x204F
12 SFRs de nucleo comum (CORE)
0x2050
BANCO 1
20 20 20 20 20 20 0x209F
SFRs SFRs SFRs SFRs SFRs SFRs
0x20A0 Banco 31
BANCOFunções
2
30
FSR 0x20EF
Especiais
6-
Addresses
s
Acesso à pilha
BANCO 0 BANCO 1 BANCO 2 BANCO 3 BANCO 4 BANCO0x20F0
5 nco &
GPR GPR GPR GPR GPR GPR BANCO 3
Ba
Registradores
0x213F
80 Bytes 80 Bytes 80 Bytes 80 Bytes 80 Bytes 80 Bytes de Debug
0x2140
BANCO 4
0x218F
Memória Comum (16 bytes) 0x2190
BANCO 5
0x21DF
Salvamento Rápido de
Contexto
Interrupções automaticamente salvam o
contexto
W
STATUS
BSR
FSRs
PCLATH
RETFIE automaticamente retorna o
contexto
Não se pode desabilitar o salvamento do
contexto
Existe um “work around” p/ retorno do contexto
Pilha
16 Entradas de Pilha
15
Reset por 14
13
Over/Underflow 12
(opcional) 11
10
Acesso à Pilha do 9
8
Usuario/ICD no 7
6
Banco 31 5
4
Leitura/Escrita na pilha 3
no Banco 31 2
1
Útil para RTOS ou 0
“Safety Critical
Debugging”
Modo de Reset por Pilha
O bit de configuração STRVEN (stack reset
violation enable) habilita o modo de reset por
pilha
Quando o Modo de Reset por Pilha está ativo:
Um Return com a pilha vazia causa um reset
Um Call ou interrupção coma a pilha cheia causa um
reset
Ler o topo da pilha quando a mesma esta vazia returna
0
Modo Normal
A pilha funciona exatamente como nos
dispositivos antigos, além de mais as
seguintes caracteristicas:
16 níveis de pilha.
Acesso a pilha via STKPTR & TOSH/TOSL
Novas Instruções
ADDWFC – Add W+F with Carry
SUBWFB – Subtract F-W with Borrow
LSLF – Logical Shift Left
LSRF – Logical Shift Right
ASRF – Arithmetic Shift Right
MOVLP – Move Literal to PCLATH
MOVLB – Move Literal to BSR
BRA – Branch Relative (signed)
BRW – Branch PC + W (unsigned)
CALLW – Call PCLATH:W
ADDFSR – Add Literal to FSRn (signed)
MOVIW – Move indirect to W
MOVWI – Move W to Indirect
RESET – Reset Hardware & Software
Aritmética com Carry
ADDWFC
Soma com Carry
SUBWFB
Subtrai com Borrow
Operações de Literais com carry ou borrow não
são suportadas
Novos Shifts Aritméticos
LSLF, LSRF, ASRF
Logical Shift Left
Shift Left, MSB goes to Carry, LSB is now Zero
This is the same as arithmetic shift left
Logical Shift Right
Shift Right, MSB is now Zero, LSB goes to
Carry
Arithmetic Shift Right
Shift Right, Sign extend on MSB, LSB goes to
Carry
Paginação/Banking
MOVLP
Coloca um literal de 7 bit no PCLATH
MOVLP HIGH LABEL
PAGESEL em 1 ciclo sem alterar o W
MOVLP + CALL/GOTO leva 3 ciclos e 2 instruções
porém acessa QUALQUER lugar na memória
MOVLB
Coloca um literal de 5 bit no BSR
BANKSEL em 1 ciclo sem alterar o W para
QUALQUER banco
IRP, RP0, RP1 não são mais usados e portanto não
existem
Branching Relativo
Branching permite que se elimine MAIORIA dos problemas de

paging do código.
BRA N
Sempre vai para PC + N
Faixa de -256 <= N <= 255
PC + N é realizado em 15 bit então não há problemas do paging.
BRW
Sempre vai para PC + W (sem sinal)
Usado em acesso rápido a lookup tables e/ou Máquinas de Estado
PC + W é realizado em 15 bit então não há problemas do paging.
CALLW
Call para PCLATH, W
Usado em acesso rápido a lookup tables e/ou Máquinas de Estado
e/ou Ponteiros de Funções
Acesso direto ao PCLATH:W
Instruções de suporte ao FSR
Instrução ADDFSR
Soma um literal com sinal ao FSR
selecionado
Faixa do literal é -32 a +31
MOVIW/MOVWI – Move Indirect to W
e Move W to Indirect
Modos especiais
Pre/Post Incremento
Pre/Post Decremento
Offset Relativo
Mesma faixa que a ADDFSR
Sintaxe de MOVIW/MOVWI
Standard Pre Decrement

MOVWI 0[INDF0] MOVIW --INDF0
Post Decrement
Pre Increment MOVWI INDF0--
MOVIW ++INDF0 Offset
Post Increment MOVWI k[INDF0]
MOVWI INDF0++ -32 <= k <= 31
Funcionalidades adicionais
Instrução RESET
Não é mais necessario o GOTO 0
Todos os periféricos são reiniciados
Versão de Software do reset por MCLR
Outro bit do PCON está disponível para indicar o
software reset
Leitura e Escrita da Memória de Programa
(PMR) estão em todos dispositivos com
EEPROM
Device/Revision ID, User ID e Config Words
agora são possiveis de se ler pelo firmware
Demo 1
CRC Demo com

Simulador MPLAB SIM
®
Agenda
Novos truques de Software
Funcionalidades Avançadas
Migração
Paginação
Banking
Interrupções
Memoria indireta
Paginação
Use a macro PAGESEL, ou
Automaticamento use MOVLP
Atualize todos os PCLATH no código
Tenha certeza de usar dados de 7 bit no
PCLATH
Converta para branches relativos
Isto irá eliminar a maioria dos problemas
de paginação
PAGESEL
My ASSEMBLY Code PAGESEL MACRO PAGESEL MACRO
PIC16 ENHANCED PIC16
My_Function My_Function My_Function
movlw 0x04 movlw 0x04 movlw 0x04
movwf delay_cntr movwf delay_cntr movwf delay_cntr
My_function_loop My_function_loop My_function_loop
decfsz delay_cntr decfsz delay_cntr decfsz delay_cntr
goto My_function_loop goto My_function_loop goto My_function_loop
return return return
Main Main Main

do lots of stuff do lots of stuff do lots of stuff
PAGESEL My_Function movlw high My_Function movlp high My_Function
call My_Function movwf PCLATH call My_Function
do lots of other stuff call My_Function do lots of other stuff
do lots of other stuff
end end end
Banking
Use a macro BANKSEL, ou

Automaticamente use o MOVLB
Troque escritas ao STATUS por
escritas ao BSR
BANKSEL
My ASSEMBLY Code BANKSEL MACRO BANKSEL MACRO
PIC16 ENHANCED PIC16
data data data
Var1 res 1 Var1 res 1 Var1 res 1
Var2 res 1 Var2 res 1 Var2 res 1 Economiza 1
Var3 res 1 Var3 res 1 Var3 res 1 instruç
instrução
e acessa mais
bancos de
memó
memória
code code code
Sempre funciona
Main Main Main
do lots of stuff do lots of stuff do lots of stuff
BANKSEL Var1 bsf STATUS,RP0 movlb Var1 >> 7
addwf Var1 bcf STATUS,RP1 addwf Var1
do lots of other stuff addwf Var1 do lots of other stuff
do lots of other stuff
end end end
Interrupções
RETFIE funciona ligeiramente

diferente
Assegure-se que as interrupções
não passam parametros via W
(prática ruim)
Remover o software de
salvar/restaurar contexto
Endereçamento Indireto
Bit IRP “se foi”

Acesso a mais de 256 bytes requer
uma mudança para o registrador
FSR<x>H
O método mais rápido para alterar o
FSR<x>H precisa modificar o W
BANKISEL executar multiplos BCFs
e BSFs
Resumo da Migração
Migrar para o PIC16F1XXX é uma
tarefa simples.
Migrar do PIC16F1XXX para a familia
antiga pode ser dificil.
Usar as macros BANKSEL e
PAGESEL irá ser de grande ajuda!
Agenda
Funcionalidades Avançadas
Branching relativo
Table Reads
Aritmética de 16-bit
Tecnicas Robustas
Relative Branches
ORIGINAL ASSEMBLY Code NEW ASSEMBLY
ENHANCED PIC16
Branch relativo
Additional Code
My_Function My_Function faz este código
SEMPRE
movlw 0x04 Fim de pagina neste movlw 0x04 fucionar sem
movwf delay_cntr ponto irá
irá forç
forçar a movwf delay_cntr problemas de
necessidade de um paginaç
paginação.
ão.
My_function_loop PAGESEL My_function_loop
decfsz delay_cntr em decfsz delay_cntr
My_function_loop
goto My_function_loop bra My_function_loop
return return
Sem suporte a
call CALL
Main relativo.
relativo.
CALLW não é
faz um monte de coisas
Main relativo.
relativo.
do lots of stuff PAGESEL My_Function
PAGESEL
call My_Function
My_Function
do lots of other stuff call My_Function
faz mais um monte de outras coisas
end
Table Reads
O PIC16F1XXX têm novos

métodos de acesso a tabelas na
ROM
FSR
Branch Relativo
Tabelas usando FSR
Setup Longo The_CODE

movlw high Table_start
movwf FSR0H
movlw low Table_start
movwf FSR0L
movlw 3
addwf FSR0L
movf INDF0,w
Table_start
DT 3,4,5,6,7,8,9
Tabelas de chamada rápida
Este código retorna uma constante
de uma tabela alinhada em uma
vizinhança de 256 words
Table_Function The_CODE
movlw high Table_start movlp high Table_start
movwf PCLATH movlw 3
movlw 3 callw
movwf PCL
Table_start Table_start
DT 3,4,5,6,7,8,9 DT 3,4,5,6,7,8,9
Mais Tabelas rápidas
Returna uma constante de uma tabela
SEM problemas de alinhamento
O inicio da tabela pode ser QUALQUER LUGAR
The_CODE The_CODE
movlw high Table_start movlp high Table_start
movwf PCLATH movlw 3
movlw low Table_start brw
addwf 3 Table_start
btfss STATUS,C DT 3,4,5,6,7,8,9
incf PCLATH,f
movwf PCL
Table_start
DT 3,4,5,6,7,8,9
Aritmética de 16-bit
Suporte ao carry acelera a a

matemática de 16-bit
movf val_a_l, W movf val_a_l, W
addwf val_b_l, F addwf val_b_l, F
btfsc STATUS, C movf val_a_h, W
incf val_b_h, F addwfc val_b_h, F
movf val_a_h, W
addwf val_b_h, F
Técnicas de Robustez
Instrução RESET
Reset por Stack over/underflow
Agenda
Tópicos avançados
Tópicos avançados
Acesso à Pilha (Stack)

Acesso às “Sombras” do
Contexto
Leitura do Device ID
Multitasking Preemptivo
Diagnóstico de Erros
Acesso a Pilha (Stack)
A Pilha está disponível através dos
registradores TOS e STKPTR
STKPTR é o valor atual do stack
pointer
TOS aponta para o TOPO da Pilha
Ambos os registradores são de
escrita e leitura
TOS está dividido em TOSH e TOSL
devido ao tamanho de 15-bit do PC
Acesso à Pilha
STKPTR 5
O STKPTR sempre indica a PILHA
posição atual da pilha Nível 0

Nível 1
TOSH,TOSL é a pilha na Nível 2
posição mostrada por Nível 3

Nível 4
STKPTR Nível 5 TOSH, TOSL
Alterando o STKPTR irá Nível 6
Nível 7
mover os TOSH,TOSL Nível 8
STKPTR é de 5 bits Nível 9
Nível 10
Nível 11
Nível 12
Nível 13
Nível 14
Nível 15
Acesso às “sombras” de
salvamento de contexto
Os registradores de salvamento de contexto de
interrupção são de lidos/escritos no Bank 31
STATUS STATUS_SHAD
FSR0 Low FSR0L_SHAD
FSR0 High FSR0H_SHAD
FSR1 Low FSR1L_SHAD
FSR1 High FSR1H_SHAD
BSR BSR_SHAD
WREG WREG_SHAD
PCLATH PCLATH_SHAD
Device ID
Certos registradores na memoria

de configuração agora são
acessíveis atraves da interface
da EEProm
O User ID, Device/Revision ID e
as palavras de configuração
podem ser lidas (MAS NÃO
ESCRITAS) pelo firmware
Multitasking Preemptivo
Acesso a Pilha e às “sombras”

permite a uma interrupção trocar
uma tarefa atual por uma
segunda tarefa
Isto permite programação de
RTOS para estes dispositivos
Diagnóstico de Erros
Acesso a Pilha e às “sombras”

tambem permite uma auto-
verificação mais extensiva
A Verificação da Pilha é critica
para alguma aplicações de
segurança
PIC16F1937
Nosso primeiro dispositivo

superset que implementa o
Enhanced Core
Outros dispositivos:
PIC16F193X & PIC16F194X – Mais
pinos, Maior memoria , mais
periféricos, etc.
PIC16F182X – menor pinagem, até
8-pins para o PIC12F1822
DFT Demo
Aplicação similar disponível no

Starter Kit do PIC18F4XK20
Recursos adicionais
Classe 1304 ECP

Uma introdução ao periféricos usados no
PIC16F1937 Enhanced Core
DS41364A
Data Sheet do PIC16F1937
DS41375A
PIC1XF1XXX Software Migration
Document
Principais Periféricos
Melhorados
Objetivos
Você terá um entendimento geral sobre:
As melhorias que foram feitas no

PIC16F193X
Como estas melhorias podem

aperfeiçoar aplicações existentes ou
futuras
O que é o
PIC16F193X?
PIC16F91X
PIC16F91X PIC16F88X
PIC16F88X PIC16F72X
PIC16F72X
EE,
EE, nW,
nW, EE,
EE, Self -Write, nW,
Self-Write, nW, nW,
nW,
2xComp,
2xComp, LCD
LCD 2xComp,
2xComp, 14x10 -bit ADC
14x10-bit ADC
8x10-bit ADC
8x10-bit ADC 14x10 -bit ADC
14x10-bit ADC MI
MI2C/SPI,
2
C/SPI, USART
USART
II22C™/SPI, AUSART
C™/SPI, AUSART MI
MI22C/SPI,
C/SPI, EUSART
EUSART CSM
CSM
2xCCP
2xCCP ECCP,
ECCP, CCPCCP
LCD Propósito Geral Sensor Capacitivo
PIC16F91X
PIC16F91X PIC16F88X
PIC16F88X PIC16F72X
PIC16F72X
EE,
EE, nW,
nW, EE,
Self-Write, nW, nW,
nW,
2xComp,
2xComp, LCD
LCD 2xComp,
2xComp, 14x10 -bit ADC
14x10-bit ADC
8x10-bit ADC
14x10-bit ADC MI
MI2C/SPI,
2
C/SPI, USART
USART
II22C™/SPI, AUSART
C™/SPI, AUSART MI
MI22C/SPI,
C/SPI, EUSART
EUSART CSM
CSM
2xCCP
2xCCP ECCP,
ECCP, CCPCCP
LCD Propósito Geral Sensor Capacitivo
A Maior mémoria e periféricos disponíveis

Usando a arquitetura anterior
O que é PIC16F193X?
Apresentando a
Arquitetura Mid-range PIC16F72X
PIC16F72X
PIC16F91X
PIC16F91X PIC16F88X
PIC16F88X PIC16F193X/LF193X
PIC16F193X/LF193X
Melhorada
EE,
EE, nW,
nW, EE,
Self-Write, nW, EE,
EE, Self
nW,
nW,
-Write, nW
Self-Write, nW,,
2xComp, 14x10
2xComp, -bit
14x10-bitLCD,ADC
ADC
CSM
2xComp, LCDLCD 2xComp,
2xComp, 2xComp, LCD, CSM
8x10Memoria expandida
-bit ADC
14x10-bit ADC
MI
MI 22C/SPI,
C/SPI,
14x10
14x10-bit
CSM
USART
USART
-bit ADC
ADC,,
II22C/SPI,
C/SPI, AUSART
AUSART MI
MI22C/SPI,
C/SPI, EUSART
EUSART MI CSM
MI22C/SPI,
C/SPI, EUSART
EUSART
Programa:
2xCCP
2xCCP até 16K
ECCP,
ECCP, CCPCCP 3xECCP,
3xECCP, 2xCCP,
2xCCP,
instruções Timers
Timers Adicionais
SensorAdicionais
Capacitivo
LCD General Purpose
Propósito Geral
Dados: até 1024 bytes Controle de Motor
Sensor Capacitivo
Operação mais rápida
Até 32 MHz com o PLL
Baixo Consumo
Tecnologia nanoWatt XLP para EXTREMO baixo consumo
O que é a Tecnologia
nanoWatt XLP?
O padrão da Microchip’s para baixo
consumo e baixa corrente
Requisitos PIC16LF193X
nanoWatt XLP @1.8V, 32 kHz
Corrente em SLEEP <100nA 60nA
Mode
Corrente do Watchdog <800nA 500nA
Timer
Currente do Oscilador <800nA 600nA
do Timer1
Colocando tudo junto
Consumo médio de energia
~ VDD x (IAtivo x tAtivo+ ISLEEP x tSLEEP)
ATIVO
Corrente
ATIVO
Energia Média
PIC16F917 Energia Média
PIC16LF1937
Modo SLEEP
tempo
ATIVO
Corrente
ATIVO
Código Executa
Mais Rápido
Energia Média
PIC16LF1937
Modo SLEEP
tempo
Corrente
Aumento do tempo
dormindo
Energia Média
PIC16LF1937
Modo SLEEP
tempo
Corrente
Corrente
Ativa
reduzida
SLEEP Energia Média

PIC16F917
Corrente Energia Média
em SLEEP PIC16LF1937
reduzida
Modo SLEEP
tempo
Mais Relações de Baixo
consumo
Correntes do Oscilador do Timer1:
Operação a 1.8 V Não pode operar, 600
nA
Operação a 3.0 V 4 µA abaixou p/ 1.8 µA
PIC16F917 PIC16LF1937
Corrente do Brown-Out Reset (BOR):

Operação a 3.0V 42 µA abaixou p/ 7.5 µA
Operação a 5.0V 85 µA abaixou p/ 67 µA
Melhorias nos
periféricos
Peripheral Enhancements
Periféricos
Digital Analógico Interface Humana
Timer1 Ref. Tensão Fixa LCD

ECCP/CCP DAC Sensor Cap.
Comparadores
Latch SR
ADC
Digital
Módulo do Timer1
Timer1 Module with Gate
Control
Fonte
Fonte do
do
3 Componente Gate
Gate Control
Control
Principais:
EN
1. Reg. timer/counter de
16-bit. TMR1H TMR1L Q D
16-bit Timer1
Resultado Result
de 16-bit Timer1
2. Fonte de Clock
3. Fonte do Gate
Control Fonte
Clock
Clockde
Fonte Source
de Clock
Source
Clock
Fonte de Clock do Timer1
Fonte do
Gate Control
EN
TMR1H TMR1L Q D
Resultado de 16-bit Timer1
Comparadores
Externo Oscilador
Oscilador
Cap.
Cap. Sense
Sense
Oscilador
Timer1 Prescaler
T1OSO 1, 2, 4, 8
T1OSI FOSC
Sincronismo
FOSC/4
Pino Ent. Timer1
T1CKI FOSC/2
Fontes do Gate Control
do Timer1
T1G Fonte
Fonte do
do
Gate
Gate Control
Control
Timer0
Overflow
Comparador 1
EN
Comparador 2
TMR1H TMR1L Q D
Resultado de 16-bit Timer1

Módulo Anterior :
- Pino T1G
- Comparador
Fonte de Clock
Modos do Gate do Timer 1
Timer 1 SEM Gate Control
Timer 1 COM Gate control
Gate no Modo Toggle
Gate no Modo Pulso Único
Timer1 Sem o Gate Control
O Gate Control do Timer1 não é

usado
Fonte de
Clock Timer1
TMR1H:TMR1L N N+1 N+2 N+3
TMR1H:TMR1L
TMR1H:TMR1L Incrementa
Incrementa
Timer1 Com o Gate Control
Enable do
Timer1 Gate
(TMR1GE)
Entrada de
Gate Timer1
Fonte de
Clock Timer1
Estado do
Valor do Gate
do Timer1
(T1GVAL)
TMR1H:TMR1L N N+1 N+2 N+3 N+4
TMR1H:TMR1L TMR1H:TMR1L
Incrementa Incrementa
Bit de Estado do Valor do
Gate do Timer1
Indica quando o Gate habilita o incremento do
TMR1H:TMR1L
Borda de descida ativa o Flag de Interrupção do

Gate do Timer1 (TMR1GIF)
Estado do
Valor do Gate
do Timer1
(T1GVAL)
Ativa o TMR1GIF
Deve ser apagado por SW
Gate do Timer1 em Modo
Toggle
Enable do
Timer1 Gate
(TMR1GE)
Entrada de
Gate Timer1
Fonte de
Clock Timer1
Estado do
Valor do
Gate do
Timer1
(T1GVAL)
TMR1H:TMR1L N N+1 N+2 N+3 N+4 N+5 N+6
TMR1H:TMR1L Incrementa
Toggle
Enable do
Timer1 Gate
(TMR1GE)
Entrada de
Gate Timer1
Fonte de
Clock Timer1
Estado do Valor
Gate do Timer1
(T1GVAL)
Flag de
Interrupção do
Gate do Timer1
(TMR1GIF)
Toggle
Enable do
Timer1 Gate
(TMR1GE)
Entrada de
Gate Timer1
Fonte de
Clock Timer1
Estado do Valor
O Valor registradores do Timer1
Gate do Timer1
(T1GVAL) representa o período de entrada do T1G
Flag de
Interrupção do
Gate do Timer1
(TMR1GIF)
Gate do Timer1 em Modo de Pulso
Único
Modo de
aquisição de Ativado no SW Apagado por HW
Pulso único
(T1GGO/DONE)
Contagem desativada
Habilitada
Entrada de
na Borda de Descida
subida
Gate Timer1
Fonte de
Clock Timer1
Estado do
Valor do
Gate do
Timer1
(T1GVAL)
Único
Modo de
aquisição de
Pulso único
(T1GGO/DONE)
Entrada de
Gate Timer1
Fonte de
Clock Timer1
Estado do
Valor do Gate
do Timer1
(T1GVAL)
Flag de
Interrupção do
Gate do Timer1
(TMR1GIF)
TMR1H:TMR1L N N+1 N+2

1 N+3 N+4
Único
Modo de
aquisição de
Pulso único
(T1GGO/DONE)
Entrada de
Gate Timer1
Fonte de
Clock Timer1
Estado do
O Valor registradores do Timer1
Valor do Gate
do Timer1
representa a largura do pulso em T1G
(T1GVAL)
Timer1 Gate
Interrupt Flag
(TMR1GIF)
ECCP/CCP
Módulo ECCP/CCP
O que é?
O Módulo Capture/Compare/PWM Melhorado é um

periférico que permiter ao usuário temporizar e
controlar diferentes eventos
Módulo ECCP/CCP
Em que ele consiste?
- Modo Capture: permite mensurar eventos de tempo
- Modo Compare: Permite ao usuário disparar um

evento externo quando um período de tempo
prédeterminado expirar
- Modo PWM: Gera um sinal modulado em largura de

pulso com frequencia e ciclo ativo variável
Modos PWM Melhorados
Modo PWM Melhorado
Pode gerar um sinal PWM em até quatro pinos de saída
diferentes
4 modos diferentes de saída do PWM:
- PWM Único
- PWM em Meia-Ponte
- PWM em ponte H, modo direto
- PWM em ponte H, modo reverso
Modo de Auto-Shutdown (desligamento automático)
Modo Auto-Restart (Reinício automático)
Modo de atraso de Dead-Band Programável
Modo de Redirecionamento do Pulso
Novas Melhorias do
ECCP/CCP
5 Módulos Capture/Compare/PWM
ECCP1
Três Melhorados
Timer2
ECCP2
Timer4 ECCP3
CCP4
Timer6
CCP5
New ECCP/CCP
Enhancements
5 Capture/Compare/PWM Modules
ECCP1
Três Melhorados
Timer2
Dois Módulos Padrão ECCP2
Capture/Compare/PWM
Timer4 ECCP3
CCP4
Timer6
CCP5
New ECCP/CCP
Enhancements
5 Capture/Compare/PWM Modules
ECCP1
Três Melhorados
Timer2
Dois Módulos Padrão ECCP2
Capture/Compare/PWM
3, Timers fonte de 8-bit Timer4 ECCP3

Prescale divisor por 64
Flexibilidade Timer6
CCP4
CCP5
Analógico
Referência de Tensão Fixa
(FVR)
Novas melhorias do FVR
FVR anterior FVR Melhorado
Independente do VDD Independente do VDD
Um amplificador de 2 amplificadores
ganho independente independentes de ganho
Saída somente para o programável
ADC Saída para o ADC
Saída para os
Comparadores
Saída para o Conversor DA
Saída para o Gerador de
tensão LCD.
Referência de Tensão
Fixa
2
Independente do VDD
x1
x2
x4
2
Referência de Tensão Estável x1

x2
x4
+ Referencia fixa
_ De 1.024V
Saída para os
Comparadores
tensão LCD.
ADFVR<1:0> 2
Independente do VDD
x1
Dois amplificadores de x2
x4
ganho programável CDAFVR<1:0> 2
independentes
x1
x2
x4
+ Referencia fixa
_ De 1.024V
2
Independente do VDD
Dois amplificadores de x1
ganho programável x2
x4
independentes 2
Para Módulo ADC
Entrada de um canal do ADC

Conversor DA
x1
Referência não inversora do x2
Comparador x4
P/ Comparadores, DAC
+ Referencia fixa
_ De 1.024V
2
Independente do VDD
Dois amplificadores de ganho x1
programável independentes x2
x4
Para Módulo ADC
Entrada de um canal do ADC 2
Conversor DA
Referência não inversora do x1
Comparador x2
x4
P/ Comparadores, DAC
Gerador de Tensão do LCD

+ Referencia fixa
_ De 1.024V
Saída para os
Comparadores
tensão LCD.
Flexibilidade
Conversor Digital-
Analógico
(DAC)
Novo Módulo DAC
Antes: Agora:
Nunca foi um verdadeiro Módulo Novo Módulo DAC Independente
DAC Substitui a Tensão de Ref. do
Ref. Tensão do Comparador Comparator
Alguma combinação de VDD, Entradas programaveis para
VRef+/-, e VSS VDD, VRef+/-, e VSS
Divisor de tensão de 16 FVR independente melhorado
estágios Divisor de tensão de 16 estágios
0.6v FVR se disponível Flexibilidade de aplicação e
precisão quando usado com
outros periféricos
Redução do overhead de SW
Novo Módulo DAC
VSOURCE+ DACR<4:0>
Provê uma referencia de 4

tensão variavel
Usa VSOURCE+ e VSOURCE- R
VDD
VREF+ Saída
R
R
VREF-
R
VSS VSOURCE-
Novo Módulo DAC
Antes: Agora:
DAC
Ref. Tensão do Comparador Sunstitui a Tensão de Ref. do
Alguma combinação de VDD, Comparator
VRef+/-, e VSS Entradas programaveis para
Divisor de tensão de 16 VDD, VRef+/-, e VSS
estágios
0.6v FVR se disponível FVR independente melhorado
Divisor de tensão de 16 estágios
Flexibilidade de aplicação e
outros periféricos
Novo Módulo DAC
Provê uma referencia de VSOURCE+ DACR<4:0>
tensão variavel 4
Usa VSOURCE+ e VSOURCE-

R
VDD
Referência de Tensão
Fixa R
FVR Melhorado
VREF+ Saída
R
VSOURCE-
Novo Módulo DAC
Antes: Agora:
DAC
estágios
outros periféricos
Novo Módulo DAC
Provê uma referencia de DACR<4:0>
tensão variavel VSOURCE+ 4
R
FVR Melhorado
32 níveis de saída R
selecionáveis
Saída
R
32
Passos
VSOURCE-
Novo Módulo DAC
Provê uma referencia de DACR<4:0>
tensão variavel VSOURCE+ 4
R
FVR Melhorado
32 níveis de saída R
selecionáveis Comparador
e ADC
Tensão de Saída disponível: R
Internamente: DACOUT
Referência de entrada do
Comparator
Entrada do ADC
Externamente:
R
Pino DACOUT
DACOE
R
VSOURCE-
Novo Módulo DAC
Antes: Agora:
DAC
estágios
outros periféricos
Comparadores
Melhorias no Comparador
Mód. comp. anteriores Novo Módulo comparador

Combinação limitada Todos os recursos estão
de recursos disponíveis por padrão
2 comparadores
embarcados
Opções das entradas do
comparador
Quatro canais na entrada inversora
CxIN0-
CxIN1-
CxIN- _
CxIN2- CxOUT
CxIN+
CxIN3- +
Opções das entradas do
comparador
Entradas não-inversoras selecionáveis por SW
CxIN0-
CxIN1-
CxIN- _
CxIN2- CxOUT
CxIN+
CxIN3- +
CxIN+
DAC
FVR
VSS
Opções da Saída do
comparador
CxPOL
CxIN0-
CxIN1-
CxIN- _
CxIN2- CxOUT
CxIN+
CxIN3- +
CxIN+ Seleção da Polaridade da Saída

DAC
FVR Saída disponível interna e/ou
externamente (CxOUT pin)
VSS Sinc. da fonte de clock do Timer1
Dispara um auto-desligamento
para o Módulo PWM
Interrupções do
Comparador
Interrupt-on-Change disparado na Borda de
transição
Positive
Negative CxINTP
Both Interrupção
CxPOL
CxIN- _
CxOUT CxINTN
CxIN+ CxIF
+ Interrupção
Histerese do Comparador
Função de Histerese selecionável por SW
Seleção do modo Speed/Power
Histerese é uma função de velocidade vs potência
Baixo consumo ao custo de um atraso de propagação mais lento
CIN-
CIN+ 20mV
± 3mV
CIN- _ (Potência
(Baixa Normal,
Potência, Maior
Baixa
COUT velocidade)
Velocidade)
CIN+
+
COUT
Melhorias no Comparador
Aplicações mais Comuns: Benefícios:
Detecção de Bateria Flexibilidade quando
Fraca usado com outros
Medida de Largura de periféricos
Pulso Redução do Hardware
Multi-Vibrador (Saida externo
Rampa ou Onda Baixo overhead de SW
Quadrada)
Casador de Nivel Lógico
Digital
Gerador de PWM
Amp. Op.
Latch SR
Novo Latch SR
Opção de um periférico de baixíssimo custo
Seleção de entrada Programável
Saídas disponíveis interna e externamente
Funçoes Set e Reset programáveis
Operação simples
Latch SR Tabela verdade Latch SR

S Q S R Q Q
0 0 Hold State
0 1 0 1
R Q 1 0 1 0
1 1 0 1
Novo Latch SR
Exemplo de Aplicação:
Microcontroller adiciona inteligencia

V+ RESET
CPU
CPU
R1
THRES OUT
R
+ SR Latch
S
_C1
S Q
TRIG
DISCH R Q
+
_C2
GND
Timer 555 PIC16F193X/LF193X
Novo Latch SR
Outras Aplicações:
Debouncing de chaves
Fontes chaveadas
Detecção de Falta de pulso
Divisores de Frequencia
Modulação por Largura de Pulso
Oscilador de relaxação
Sensoreamento Capacitivo mTouch™
Novo Latch SR
Benefícios:
Periférico de Baixo custo
Redução no Hardware externo
Baixo overhead de sw
Flexibilidade de aplicação quando

usado com outros periféricos
Conversor Analógico-
Digital
Novas Melhorias do ADC
Módulos ADC anteriores Novo Módulo ADC
Limitados canais de Até 14 canais de entrada, DAC
entrada Ref. de tensão selecionável
Pode ou não ter ref. de por SW
tensão selecionável
Taxa de amostragem de Taxa de amostragem mais
30 ksps rápida de 100 ksps
Até 14 canais individuais de entrada disponíveis
Entrada do DAC
AN0
AN1
AN2 Positive
AN3 Reference
AN4
AN5
AN6
AN7
AN8 ADC 10-bits
AN9
AN10
AN11
AN12 ADRESH ADRESL
AN13 Negative
DAC Reference
FVR
Módulos ADC anteriores Novo Módulo ADC
Limitados canais de Até 14 canais de entrada, DAC
entrada
Pode ou não ter ref. de Ref. de tensão selecionável
tensão selecionável por SW
Taxa de amostragem de
30 ksps Taxa de amostragem mais
rápida de 100 ksps
Referência positiva selecionável por SW
VDD
AN0
AN1
AN2
AN3/VREF+
AN4
AN5
AN6
AN7
AN8 ADC 10 bits
AN9
AN10
AN11
AN12 ADRESH ADRESL
AN13 Referência
DAC Negativa
FVR
Overview do ADC
Resolução do ADC baseado VDD
VDD
AN0
AN1
Resolução ADC
AN2
AN3/VREF+
AN4
= Tensão ref./no. bits
AN5 = 5V (FVR)/1024 (210)
AN6 = 4.9 mV
AN7
AN8 ADC
ADC 10-bits
10-bits
AN9
AN10
AN11
AN12 ADRESH ADRESL
AN13 Negative
DAC Reference
FVR
ADC Overview
FVR Based ADC Resolution
VDD
AN0
AN1
Resolução do ADC incrementada
AN2
AN3/VREF+
AN4
= Tensão ref./no. bits
AN5 = 2.048V (FVR)/1024 (210)
AN6 = 2.0 mV
AN7
AN8 ADC
ADC 10
10 bits
bits
AN9
AN10
AN11
AN12 ADRESH ADRESL
AN13 Negative
DAC Reference
FVR
Exemplo de aplicação do
ADC
Detecção do Nível VDD VALOR ADC
de VDD VDD VDD VALOR ADC
FVR
Valor ADC = * 210
VDD
1.024V
x1 ADC 10 bits
+ Referência Fixa
_ 1.024V
ADRESH ADRESL
VSS
VSS
Novas Melhorias no ADC
Módulos ADC anterioes Novo Módulo ADC
Aplicações
Limitados canais de usuais:
Até 14 canais de entrada, DAC
entrada
Leitura
Pode ou não ter ref. de
de sensores mais selecionável
Ref. de tensão
tensão selecionável
precisas por SW
Taxa de amostragem de Taxa de amostragem mais
30 ksps Limitador de Corrente
rápida de 100 ksps
Detecção do nível do VDD
Flexibilidade quando
usado com outros
periféricos
Interface Humana
Módulo LCD
Novas melhorias do LCD
Módulo LCD anterior Novo Módulo LCD
Tensão gerada Gerador de tensão interno
externamente
VDD VLCD
VLCD3
lcdbias3
R
VLCD2
lcdbias2
R
VLCD1
lcdbias1
R
lcdbias0
VSS
Novos Melhoramentos do LCD
Módulo LCD anterior New LCD Module
externamente 3 ajustes de consumo
Sem seleção de ajustes Modo Low power
de consumo
Modo Medium Power
Sem regulação de tensão
Modo High Power
Regulador para LCD de 3V
Passos de 5V ate 3V
Independente do VDD
Operação estável (Desvio
no VDD não é um
problema)
VDD
1.024V Trabalha com LCD de 3V ou 5V
do FVR
x3 no mesmo microcontrolador
3.072V
lcdbias3
lcdbias2
lcdbias1
lcdbias0
VSS
Novos Melhoramentos do
LCD
externamente 3 ajustes de consumo
Sem seleção de ajustes Modo Low Power
de consumo
Modo Medium Power
Sem regulação de tensão
Modo High Power
Divisor de tensão externo
Passos de 5V ate 3V
Independente do VDD
Operação estável (Desvio
VDD não é um problema)
Circuito de controle de
contraste
Circuito de Controle de
Contraste
VLCD Controle de contraste
VLCD
lcdbias3
Controle de Contrast
lcdbias2
lcdbias3
lcdbias1
lcdbias0
lcdbias2
VSS
lcdbias1
lcdbias0
VSS
Circuito de Controle de
Contraste
VLCD Contrast Control
lcdbias3
lcdbias2
7 Estágios
lcdbias1
R R R R
do
Vlcdbias0
LCD
VSS
Para escada
De referência
Exemplo de Controle de
Contraste:
LCD
Tipos de multiplexação do Tipos de multiplexação do
LCD LCD
Dispõem de 4 configurações para selecionar os pinos do
comum do LCD para acionar um diverso numero de tipos
de LCD.
Dispost. 28-pinos: até 64 Segmentos Dispost. 28-pinos: até 64 Segmentos
Dispos. 40-pinos: até 96 Segmentos Dispos. 40-pinos: até 96 Segmentos
Dispos 64-pinos: até 184 Segmentos Dispos 64-pinos: até 184 Segmentos
Novo chavemento automatico

de consumo
LCD
Harware externo Gerador de tensão interno
reduzido 3 ajustes de consumo
Modo Low Power
Consumo de corrente Modo Medium Power
reduzido
Modo High Power
Aumento de flexibilidade
Passos de 5V ate 3V
Circuito de controle de
contraste
Tipos de multiples do LCD
Chaveamento automativo de
consumo
Módulo de
Sensoreamento Capacitivo
(CSM)
Módulo de Sensoreamento
Capacitivo
Melhorias
Nenhuma (Sem melhorias de projeto)
Tinhámos um espaço extra no silicio e decidimos
preenche-lo com este periférico
Pela adição deste módulo expandimos a
flexibilidade do dispositivo
Capacitivo
Até 16 canais de entrada
Interface direta com o sensor

Nenhum componente externo é necessário
CPS0
CPS1
CPS2
CPS3
CPS4
CPS5
CPS6
Sensores CPS7 Módulo
de Toque CPS8 CPSOSC
Capacitivos CPS9 (Capacitive
CPS10 Sensing
CPS11 Oscillator)
CPS12
CPS13
CPS14
CPS15
Capacitivo
Módulo
Módulo
CPSOSC
CPSOSC
(Capacitive
(Capacitive
sensor CPSx Sensing
Sensing Para a o Capture de
Oscillator)
Oscillator)
Frequencia
oscilador diminui
a frequencia
Módulo
Módulo
CPSOSC
CPSOSC
(Capacitive
(Capacitive
sensor CPSx Sensing
Sensing Para a o Capture de
Oscillator)
Oscillator) Frequencia
Capacitivo
Para informações mais detalhadas:
1336 CTF
1337 CTMU
1338 TSM
Para mais informações veja a literatura

adicional
Resumo
Resumo
PIC16F91X
PIC16F88X
PIC16F72X
Tecnologia nanoWatt XLP de melhoria de baixo consumo
Melhorias individuais nos periféricos
Melhorias dos periféricos
Resumo
Periféricos
Mais Velocidade
Mais Memória
Mais Periféricos
Digital Analógico Interface Humana
Menos Overhead de
SW
Baixo Consumo
Timer1 Ref. Tensão Fixa LCD
ECCP/CCP MaisDAC.
Flexibilidade
Comparadores
Sensor Cap.
Latch SR
ADC
Recursos adicionais
Ferramentas usadas
Demo:
PICDEM™ Mechatronics Demo Board ( DM163029 )
PICkit™ 2 Starter Kit ( DV164120 )
mTouch™ Cap Touch Evaluation Kit ( DM183026 )
Leituras Adicionais
AN847 – RC Model Aircraft Motor Control
AN893 – Low-Cost Bidirectional Brushed DC
Motor Control Using the PIC16F684
AN894 – Motor Control Sensor Feedback
Circuits
AN898 – Determining MOSFET Driver Needs for
Motor Drive Applications
AN905 – Brushed DC Motor Fundamentals
DS41233 – DC Motor Control Tips ‘n Tricks

DS41214 – CCP and ECCP Tips ‘n Tricks
Recursos mTouch™
mTouch™ Sensing Solutions Design Center:
www.microchip.com/mtouch
AN1101 Basic overview of operation
AN1102 Hardware and layout of sensors
AN1103 Software techniques for detecting buttons
AN1104 Capacitive multi-button configurations
AN1171 Using the CSM
AN1202 Using PIC10F for Capacitive Touch

Questões?
Obrigado
(Não esqueção de preencher o formulario de avaliação! )
Trademarks
The Microchip name and logo, the Microchip logo, dsPIC, KeeLoq, KeeLoq logo, MPLAB,
PIC, PICmicro, PICSTART, rfPIC and UNI/O are registered trademarks of Microchip
Technology Incorporated in the U.S.A. and other countries.
FilterLab, Hampshire, HI-TECH C, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL
and The Embedded Control Solutions Company are registered trademarks of Microchip
Technology Incorporated in the U.S.A.
Analog-for-the-Digital Age, Application Maestro, CodeGuard, dsPICDEM, dsPICDEM.net,
dsPICworks, dsSPEAK, ECAN, ECONOMONITOR, FanSense, HI-TIDE, In-Circuit Serial
Programming, ICSP, ICEPIC, Mindi, MiWi, MPASM, MPLAB Certified logo, MPLIB,
MPLINK, mTouch, nanoWatt XLP, Omniscient Code Generation, PICC, PICC-18, PICkit,
PICDEM, PICDEM.net, PICtail, PIC32 logo, REAL ICE, rfLAB, Select Mode, Total
Endurance, TSHARC, WiperLock and ZENA are trademarks of Microchip Technology
Incorporated in the U.S.A. and other countries.
SQTP is a service mark of Microchip Technology Incorporated in the U.S.A.
All other trademarks mentioned herein are property of their respective companies.
© 2009, Microchip Technology Incorporated, Printed in the U.S.A., All Rights Reserved

Introdução Ao Enhanced PIC16

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Introdução Ao Enhanced PIC16

Enviado por

Direitos autorais:

Formatos disponíveis

ENH

Introdução ao Enhanced PIC16

‘F’ – 1.8V-5.5V ‘LF’ – 1.8V-3.6V

Max GPR/SFR 336 / 110 2496 / 316 4096/159+

Max Programa 8Kx14 32Kx14 1Mx16

Leitura da Todos dispositivos

O mapa de memória está simplificado:

0x00 INDF0 Registrador Indireto 0

IRP RP1 RP0 TO PD Z DC C STATUS - - - TO PD Z DC C

acessar todos os 0x0FFF 0x0FFF

Novos FSRs são 0x8000 0x0000

FSRs são Addresses

Branching permite que se elimine MAIORIA dos problemas de

Standard Pre Decrement

CRC Demo com

Main Main Main

Use a macro BANKSEL, ou

end end end

RETFIE funciona ligeiramente

Bit IRP “se foi”

O PIC16F1XXX têm novos

Setup Longo The_CODE

Suporte ao carry acelera a a

Acesso à Pilha (Stack)

O STKPTR sempre indica a PILHA

posição atual da pilha Nível 0

posição mostrada por Nível 3

Certos registradores na memoria

Acesso a Pilha e às “sombras”

Acesso a Pilha e às “sombras”

Nosso primeiro dispositivo

Aplicação similar disponível no

Classe 1304 ECP

Você terá um entendimento geral sobre:

As melhorias que foram feitas no

Como estas melhorias podem

LCD Propósito Geral Sensor Capacitivo

LCD Propósito Geral Sensor Capacitivo

A Maior mémoria e periféricos disponíveis

SLEEP Energia Média

Corrente do Brown-Out Reset (BOR):

Digital Analógico Interface Humana

Timer1 Ref. Tensão Fixa LCD

Resultado de 16-bit Timer1

O Gate Control do Timer1 não é

TMR1H:TMR1L N N+1 N+2 N+3

TMR1H:TMR1L N N+1 N+2 N+3 N+4

Borda de descida ativa o Flag de Interrupção do

TMR1H:TMR1L N N+1 N+2 N+3 N+4 N+5 N+6

TMR1H:TMR1L N N+1 N+2 N+3 N+4 N+5 N+6

TMR1H:TMR1L N N+1 N+2 N+3 N+4 N+5 N+6

TMR1H:TMR1L N N+1 N+2 N+3 N+4

TMR1H:TMR1L N N+1 N+2

TMR1H:TMR1L N N+1 N+2 N+3 N+4

O Módulo Capture/Compare/PWM Melhorado é um

- Modo Capture: permite mensurar eventos de tempo

- Modo Compare: Permite ao usuário disparar um

- Modo PWM: Gera um sinal modulado em largura de

3, Timers fonte de 8-bit Timer4 ECCP3

Referência de Tensão Estável x1

Entrada de um canal do ADC

Gerador de Tensão do LCD

Provê uma referencia de 4