FAMLIAS DE CIRCUITOS LGICOS

Famlias lgicas consistem de um conjunto de circuitos

integrados implementados para cobrir um determinado grupo de
funes lgicas que possuem caractersticas de fabricao e eltricas
similares.
O desenvolvimento das famlias lgicas uma conseqncia
da evoluo das tcnicas de fabricao e necessidades de aplicao
(velocidade, potncia, etc.).
CLASSIFICAO PELO ELEMENTO CHAVEADOR:

Transistor Bipolar
Transistor MOS

Tecnologias-Demantova

Transistor Bipolar:

Tecnologias-Demantova

Transistor MOS:

Tecnologias-Demantova

SUB FAMLIAS:

BIPOLAR:
-DTL (Diode Transistor Logic, Lgica de Diodos e Transistores);
-DCTL (Direct Coupled Transistor Logic, Lgica de Transistores
diretamente acoplados);
-RTL (Resistor Transistor Logic, Lgica de Transistores e
Resistores);
-RCTL (Resistor Capacitor Transistor Logic, RTL com
Capacitores);
-HTL (High Threshold Logic, Lgica de alto Limiar);
-TTL (Transistor Transistor Logic, Lgica Transistor-transistor);
-ECL (Emitter Coupled Logic, Lgica de Emissores Acoplados);.

MOS (Metal Oxide Semiconductor Logic, Lgica de MOSFETs):

-pMOS (MOSFET canal P);
-nMOS (MOSFET canal N);
-CMOS
(Complementary
MOS
Logic,
Lgica
MOS
complementar)

Tecnologias-Demantova

SUB FAMLIAS:

BICMOS:
- uma terceira tecnologia que ganha campo hoje em dia
mesclando os dois elementos chaveadores em um mesmo
componente.

Tecnologias-Demantova

Volume x Tempo x Custo:

Tecnologias-Demantova

PARMETROS ELTRICOS E NVEIS LGICOS:

IIH: corrente de entrada para nvel alto;

IIL: corrente de entrada para nvel baixo;
ioh: corrente de sada para nvel alto;
IOL: corrente de sada para nvel baixo;
VIH: tenso de entrada para nvel alto;
VIL: tenso de entrada para nvel baixo;
VOH: tenso de sada para nvel alto;
VOL: tenso de sada para nvel baixo;
TPD: tempo de propagao de uma transio da SADA EM
relao a entrada (TPHL, TPLH).

Tecnologias-Demantova

PARMETROS ELTRICOS E NVEIS LGICOS:

CONDIES DE COMPATIBILIDADE:

VOH VIH; VOL VIL; IOH N.IIH; IOL N.IIL;

Tecnologias-Demantova

IMUNIDADE RUDO: Representa o maior grau de rudo que pode

ser adicionado ao sinal lgico presente em uma interconexo de portas
lgicas, sem que acarrete que um nvel lgico fornecido na sada seja
interpretado erroneamente na entrada em que est conectada.

PARA A DETERMINAO DA IMUNIDADE AO RUDO, DEVE-SE

CONSIDERAR O PIOR CASO, OU SEJA, O MENOR VALOR ENTRE
(VOHMN - VIH MN ) E (VIL MX - VOLMX).
Tecnologias-Demantova

CORRENTES DE ENTRADA E SADA: DETERMINA COM CERTEZA

A MXIMA CARGA QUE CADA PORTA PODE SUPORTAR
RESPEITANDO SUAS CARACTERSTICAS DE IMUNIDADE A
RUDO. SINAIS NEGATIVOS SIGNIFICAM CORRENTES SAINDO DA
PORTA LGICA.

&
&

FAN OUT:
CORRESPONDE
AO
NMERO DE ENTRADAS PADRO
QUE UMA SADA CONSEGUE
EXCITAR COM GARANTIA. UM
NMERO ADIMENSIONAL.

&

ex. TTL Standard

&
Tecnologias-Demantova

10

TEMPO DE PROPAGAO:

tPLH Tempo de atraso do estado lgico 0 para o 1.

tPHL Tempo de atraso do estado lgico 1 para o 0.
PRINCIPAIS CAUSAS:

ATRASOS DE COMUTAO INTERNA

CAPACITNCIAS INTERNAS E PARASITAS

TEMPO DE RECOMBINAO DE PORTADORES

Tecnologias-Demantova

11

FREQNCIA MXIMA DE OPERAO:

a mxima freqncia de um sinal aplicado a entrada de uma

porta lgica sendo que esta ainda consegue comutar de maneira
correta a sua sada:

fmax

TPHL

1
TPLH

Tecnologias-Demantova

12

TEMPERATURAS DE CIRCUITOS INTEGRADOS:

Operao
ao ar livre

Faixa Militar

-55 a +125 C

Faixa Meio-Militar

0 a +100 C

Faixa Profissional

Faixa Industrial

Temperatura de armazenamento

Tecnologias-Demantova

a +75 C

15 a +55 C
-65

a +150 C

13

TEMPERATURAS DE CIRCUITOS INTEGRADOS:

Operao
ao ar livre

Faixa Militar

-55 a +125 C

Faixa Meio-Militar

0 a +100 C

Faixa Profissional

Faixa Industrial

Temperatura de armazenamento

a +75 C

15 a +55 C
-65

a +150 C

Normalmente o fabricante especifica a potncia mxima de

dissipao a uma dada temperatura (ex:110mw a 25c) e um fator de
decrscimo ( 1mw/c).

Tecnologias-Demantova

14

EXIGNCIAS DE ALIMENTAO:

Em geral ICCH e ICCL tm valores diferentes, sendo a potncia

mdia consumida pelo integrado calculada como:

PD Mdia I CCmdia VCC

Tecnologias-Demantova

15

TIPOS DE ENCAPSULAMENTOS:

Tecnologias-Demantova

16

A EVOLUO DAS FAMLIAS LGICAS:

LGICA COM DIODOS (DIODE LOGIC):

Tecnologias-Demantova

17

FAMLIA RTL (RESISTOR TRANSISTOR LOGIC):

Vcc

R1
A
B
R2

- de simples confeco e muito utilizada em componentes discretos.

- a primeira famlia considerada de tecnologia saturada.
-Apresenta como limitaes:
baixa freqncia de corte devido aos resistores (5MHz).
resistncia de carga
=> 1 ideal baixa.
=> 0 ideal alta.
-Resistncia de entrada reduzem o fan-out para 5.
-Uma derivao desta famlia a RCTL

Tecnologias-Demantova

18

FAMLIA DTL (DIODE TRANSISTOR LOGIC):

Vcc

Vcc

R
D1

R
Z

D3
Vx

&

T1
Vd3

Vbe

B
D2

- uma extenso da lgica com diodos.

- Aumento da velocidade (baixa resistncia em polarizao direta).
-Aumento de fan-out (alta resistncia em polarizao inversa).
-Entrada em zero => diodo conduzindo => transistor cortado
(Vx=VD1=VD2<(VD3+VBE).
- Quando a=b=1, transistor saturado (sada igual a zero).
- Pincipais caractersticas: bloco lgico bsico ne, tempo de atraso da
ordem de 30ns, fan-out 8, potncia/bloco 10mW, imunidade ao
rudo da ordem de 1,4V.
Tecnologias-Demantova

19

FAMLIA HTL (HIGH THRESHOLD LOGIC):

- Apresenta maior imunidade ao rudo. qualquer rudo precisa ter

energia suficiente para polarizar o diodo zener e a juno baseemissor do transistor antes de causar alterao no estado da porta.
- Fan-out tpico igual a 10, consumo aproximado de 60 mW/bloco.
apresenta o maior tempo de atraso entre as famlias de tecnologia
bipolar.

Tecnologias-Demantova

20

FAMLIA TTL (TRANSISTOR-TRANSISTOR LOGIC):

- Derivada da famlia DTL. usa transistores multiemissores.

- Vantagens: eliminao da rede de diodos e resistores de entrada,
maior velocidade de comutao e maior facilidade de construo
em escala integrada, tornando-se menor o custo por unidade.

Tecnologias-Demantova

21

FAMLIA TTL (TRANSISTOR-TRANSISTOR LOGIC):

Para a polarizao de uma juno base-emissor, precisa-se de

um Vbe=0,6V, ento existir uma corrente de coletor que passar pelo(s)
emissor(es) polarizado(s) e que ir drenar corrente da base do transistor
de sada, cortando-o e fazendo a sada ficar em nvel lgico um.
Quando as duas junes base-emissor no estiverem
polarizadas, existir uma corrente de fuga ICBO (corrente base-coletor com
emissor em aberto), que ser suficiente para polarizar o transistor da
sada, levando a mesma para o nvel zero.
Entrada em aberto: Quando deixamos uma entrada em aberto, teremos
a respectiva juno base-emissor no polarizada. Isto tem o mesmo efeito
de se colocar o nvel lgico um na entrada. Na prtica, onde problemas
de acoplamento de rudo de HF so bem conhecidos, sempre devemos
garantir o nvel um ligando-o fisicamente a Vcc, i.e., no devemos confiar
no expediente de deixar entradas em aberto, geralmente aparecero
problemas.

Tecnologias-Demantova

22

ESPECIFICAES DA FAMLIA TTL

SRIES 74/54 SIMBOLOGIA:

ZZ 74 AC XXX NT
- ZZ geralmente o cdigo do fabricante (ex. SN da Texas Inst.).
- Faixa de Temperatura: 74[0..75C] e 54 [-55..125C].
- As letras que aparecem aps o 74/54 especificam a subfamlia:
- Os nmeros XXX especificam a funo do CI.
- NT identifica o tipo de encapsulamento. Ex: N=300mil DIP Dual in
Pine; NT 300 mil DIP para 24/28 pinos; D=150 mil SO; DW 300
mil SO 20/24/28 pinos; DL 300 mil SSOP (Shrink Small Outline
Package) 48/56 pinos 300 mil cermico DIL.

Tecnologias-Demantova

23

ESPECIFICAES DA FAMLIA TTL

ALIMENTAO:
- A verso comercial tem tolerncia de 5% na alimentao [de 4,75 a 5,25V].

NVEIS DE ENTRADA E SADA:

Tecnologias-Demantova

24

ESPECIFICAES DA FAMLIA TTL

SADAS PADRO:

Tecnologias-Demantova

25

ESPECIFICAES DA FAMLIA TTL

PORTA NE TTL PADRO:
- R3 caracteriza o active pull-up resistor.
- Q3 e Q4 a sada toten-pole.
- A e/ou B em nvel zero, Q2 corta, levando
Q4 ao corte.
- Q3 conduz, aparecendo na sada s um,
igual a +Vcc.
- Com A e B em nvel um, por R1 fluir
uma corrente (ICBO) que ir saturar Q2 e
consequentemente Q4.
- Devido queda de tenso em D, o
transistor Q3 cortar e teremos na sada
a tenso VCESAT de Q4, ou seja, 0,2V.

Tecnologias-Demantova

26

ESPECIFICAES DA FAMLIA TTL

COLETOR ABERTO:

Tecnologias-Demantova

27

FUNO ENABLE, TRI-STATE / ESTADO DE ALTA IMPEDNCIA:

Este tipo de porta apresenta 3 estados de sada: o estado zero (Q4
saturado e Q3 cortado), o estado um (Q4 cortado e Q3 saturado) e um
terceiro estado de alta impedncia (Q4 e Q3 cortados), conhecido
como terceiro estado. Diz-se que esta sada do tipo tri-state (3S ou
3z).
Se aplicarmos um nvel zero (0V) na entrada E no enable
(entrada de habilitao), Q5 ser cortado e o circuito funcionar
normalmente como uma porta NE. Se aplicarmos nvel um (Vcc), o
transistor Q5 saturar e o potencial no ponto X cair para um valor
baixo, levando Q3 e Q4 para a situao de corte. O terminal de sada
S, neste caso, estar praticamente desconectado do circuito e
ocasionar o estado de alta impedncia.
Na prtica, as aplicaes das sadas tri-state so muitas,
principalmente em sistemas com micro-processadores, onde vrios
circuitos integrados compartilham um mesmo conjunto de, formando o
que se denomina barramento de dados (Data Bus). Nesta situao,
enquanto um dispositivo utiliza os dados do barramento, todos os
outros dispositivos ligados ao mesmo barramento permanecem em
estado de alta impedncia.
Tecnologias-Demantova

28

FAMLIAS TTL (Exemplos):

Verso

Identif.

Tp
/porta

Pd/
porta
10
mW

Standard

54/74

10 ns

Low power

54L /74L

33 ns

High speed

54H /74H

6 ns

Schottky

54S / 74S

3 ns

Low power
Schottky

54LS / 74LS

10 ns

Advanced
Low power

54ALS/74ALS

4ns

1mW

Motorola
F(Fairchild)

Advanced
Schottky

54AS/74AS

2ns

15mW

Caractersticas
Construtivas

Obs.

IOH

IOL

IIH

IIL

3.6mA

10A

-0.18mA

20mA

50A

-2mA

8mA

20A

-0.36mA

-400A

4mA

20A

-0.2mA

-2mA

20mA

200A

-2mA

padro

1 mW baixo consumo -200A

22
mW
20
mW

alta velocidade
alta velocidade

-1mA

2 mW baixo consumo -400A

Tecnologias-Demantova

29

CIRCUITOS INTERNOS DAS DIVERSAS SUB-FAMLIAS TTL:

Tecnologias-Demantova

30

CIRCUITOS INTERNOS DAS DIVERSAS SUB-FAMLIAS TTL:

Tecnologias-Demantova

31

FAMLIA ECL (EMITTER-COUPLED LOGIC):

A famlia ECL utiliza o acoplamento direto entre emissores. Esse fato

faz com que os transistores no trabalhem na regio de saturao,
possibilitando um menor tempo de resposta, ou seja, uma velocidade
de trabalho alta. Dentre as famlias lgicas aqui estudadas, possui a
maior velocidade de comutao (1,55 ns).
Tem desvantagem de um alto consumo, fabricao
complicada e baixa densidade de integrao.

Tecnologias-Demantova

32

Famlia MOS (Metal-Oxide Semiconductor)

So circuitos formados a partir de transistores MOSFETs. Estes
transistores de efeito de campo so construdos a partir da
tecnologia MOS (semicondutor de xido metlico).
Canal n

Canal p
D

D
G

-MOS canal n (nMOS): VGS 0V

e 0 transistor est cortado.
-VGS 1,5 V comea a formao
do canal entre o dreno e a
fonte.

- Quanto maior o valor de VGS maior o canal de conduo

-Resistncias de corte de 10 G e de saturao de 1 k.
-Transistor pMOS (canal p) funciona de maneira complementar.
-nMOS=>2 vezes mais rpido; pMOS=> maior nvel de integrao.
-tecnologia MOS=> maior densidade de integrao (memrias e
microprocessadores); baixo custo de fabricao; menor
consumo; desvantagem: menor velocidade de operao.

Tecnologias-Demantova

33

Portas utilizando nMOS:

O gate de Q1 => +5 V. q1 faz a funo de um resistor de 100 k.

-Q2 o transistor de comutao, condio de corte (G) ou saturao
(k).

Tecnologias-Demantova

34

Famlia CMOS (Complementary MOS):

-Nesta famlia CMOS sempre haver um transistor pMOS trabalhando
com um outro nMOS em simetria complementar.
-Possui grande escala de integrao, consumindo uma baixa potncia
e tendo um grande Fan-out devido a alta impedncia de entrada.

Tecnologias-Demantova

35

Caractersticas de tenso das entradas e sadas:

-Alimentao: desde 3V at 15V (srie 40XX) ou de 3V at 18V (srie
40XXB).
-

Tecnologias-Demantova

36

Porta Lgicas Bsicas CMOS:

Tecnologias-Demantova

37

Caractersticas Principais da Famlia CMOS:

- Fan-out maior que 50.
- Potncia dissipada por bloco da ordem de 10 mW:
Pt=Pq + CV2f. (Pq nW e PDN = 10mW a 10MHz)
- Alta imunidade a rudo: 45% Vdd (tpica) e 30% Vdd (garantida).
- Desvantagem: tempo de atraso que da ordem de (30-100ns).
- Cuidados com o manuseio, devido eletricidade esttica.

Principais Caractersticas das Sub-famlias:

HC High Speed CMOS

CMOS de Alta Velocidade

HCT High Speed CMOS with TTL inputs CMOS de Alta Velocidade com entradas TTL
AC Advanced CMOS

CMOS de Alta Velocidade-verso avanada

ACT Advanced CMOS com TTL inputs

CMOS com entradas TTL - verso avanada

BCT BiCMOS Technology

Tecnologia BiCMOS (Bipolar/CMOS)

ABT Advanced BiCMOS Technology

Tecnologia BiCMOS Avanada

LVT Low Voltage Technology

Tecnologia de Baixa Tenso

Tecnologias-Demantova

38

FAMLIAS CMOSxTTL (Exemplos):

Parmetros

CMOS

TTL

4000B

74HC

74HCT

74

74LS

74AS

74ALS

VIH(min)

3,5V

3,5V

2,0V

2,0V

2,0V

2,0V

2,0V

VIL(mx)

1,5V

1,0V

0,8V

0,8V

0,8V

0,8V

0,8V

VOH(min)

4,95V

4,9V

4,9V

2,4V

2,7V

2,7V

2,7V

VOL(mx)

0,05V

0,1V

0,1V

0,4V

0,5V

0,5V

0,4V

20uA

200uA

20uA

Alimentao de 5V
IIH(mx)

1uA

1uA

1uA

40uA

IIL(mx)

1uA

1uA

1uA

1,6mA 0,4mA

2mA

100uA

IOH(mx)

0,4mA

4mA

4mA

0,4mA 0,4mA

2mA

400uA

IOL(mx)

0,4mA

4mA

4mA

16mA

20mA

8mA

Tecnologias-Demantova

8mA

39

Familia BiCMOS:

BiCMOS combina as vantagens das tecnologias Bipolar

(Alta velocidade) e CMOS (Baixo Consumo). Esta tecnologia de alto
desempenho tem uma maior facilidade de projeto, uma vez que a
minimizao dos problemas de rudo intrnseco, rudos de
chaveamento e consumo em altas freqncias, juntamente com
outras caractersticas desta tecnologia hbrida, reduz os esforos de
projeto.
Algumas das vantagens desta tecnologia so: alta
velocidade; consumo reduzido tanto em operao dinmica quanto
esttica; sadas bipolares que provem 48-64 mA; rudo de
chaveamento menor; sada puramente bipolar e estgios de entrada e
funcional usam tecnologia CMOS.

Tecnologias-Demantova

40

Aplicaes bsicas para as diversas famlias:

BICMOS BIPOLAR-COMPLEMENTARY METAL OXIDE SEMICONDUCTOR
ABT

ALTA VELOCIDADE, ALTAS CORRENTES DE SADA, BAIXO RUDO

LVT

ALTA VELOCIDADE E ALTAS CORRENTES DE SADA PARA

APLICAES DE 3,3 VOLTS.

CMOS

COMPLEMENTARY METAL OXIDE SEMICONDUCTOR

LCX

ALTA VELOCIDADE POSSIBILITANDO INTEROPERACIONALIDADE

ENTRE SISTEMAS DE 5 E 3,3V COM SADAS TOLERANTES A 5 V

LVX

TRANSLAO DE DE NVEIS DE TENSO (5/3,3)

LVQ

IDEAL PARA APLICAES EXCLUSIVAMENTE DE 3,3V.

AC

PROPSITOS GERAIS (VERSO MILITAR DISPONVEL COM ALTA

RESISTNCIA RADIAO)

ACQ

PROJETADA PARA APLICAES SENSVEIS A RUDOS

ACT

IDEM AC

ACTQ
VHC
VHCT

IDEM ACQ

SUBSTITUTA DA HCMOS. ALM DE TER BAIXA POTNCIA, BAIXO

RUDO E BAIXA CORRENTE DE SADA, MAIS VELOZ.
IDEM VHC
Tecnologias-Demantova

41

BICMOS BIPOLAR-COMPLEMENTARY METAL OXIDE SEMICONDUCTOR

HC

SUBSTITUDA PELAS VHC/VHCT, VELOCIDADE MODERADA.

HCT

IDEM HC

74C

INDICADA PARA TENSES ALTAS (NVEL CMOS) E ALTOS RUIDOS.

CD4K

ALTAS VOLTAGENS E ALTOS RUDOS. CMOS PADRO.

BIPOLAR TECNOLOGIA BIPOLAR

FASTR A MAIS RPIDA COM TECNOLOGIA TTL. MELHORADA DA FAST.

FAST

MELHOR RAZO VELOC./CONS. DENTRE TTL-SCHOTTKY.

AS

TECN. TTL DE ALTA VELOCIDADE E ALTAS CORRENTES DE SADA.

ALS

BAIXO RUDO DE SADA E O MENOR CONSUMO DENTRE AS SUBFAMLIAS AVANADAS TTL.

LS
S

SUPORTE EM EXTINO.
IDEM LS, MAS NO RECOMENDADA PARA NOVOS PROJETOS.

N (TTL) IDEM LS, MAS NO RECOMENDADA PARA NOVOS PROJETOS.

Tecnologias-Demantova

42