Circuitos Lgicos

Combinacionais
Aula 2 - Tecnologia FPGA: famlias de
dispositivos.
Prof. Lzaro Camargo

Famlias de Sistemas
Digitais
Como implementar um sistema digital?
QCL,
Pr-difundidos
ASIC
LPGAs (gate array/sea-of-gates) (full custom)

Faltam algumas ou todas

etapas de fabricao

Programao=definio
das mscaras

Chip fabricado e
encapsulado

Programao por
fusveis, transistores
especiais ou SRAM

FPGA
CPLD
PLA, PAL
ROM, PROM,
EMPROM,
EEPROM

SSI/MSI

processador
controlador

Chip fabricado e
encapsulado ou projeto
validado que pode ser
embarcado

Programao por
linguagem de
montagem

Chip fabricado e
encapsulado

Programao=ligao entre
os chips

Opes tecnolgicas para

implementao de Sistemas
Digitais
Pr-difundidos
ASIC
QCL,
LPGAs (gate array/sea-of-gates) (full custom)

Componentes
(ou dispositivos)
programveis

FPGA
CPLD
PLA, PAL
ROM, PROM,
EMPROM,
EEPROM

SSI/MSI

processador
controlador

Dispositivos Lgicos
Programveis (PLD)

Programmable Logic Device

um circuito integrado que pode conter grande
quantidade de circuitos lgicos, com uma estrutura
que no fixa.

um tipo de integrado que contm circuitos
lgicos e chaves programveis cujas funes so
definidas pelo usurio.

Dispositivos Lgicos
Programveis
(continuao)

TTLs e PROMs oferecem quase nenhuma

flexibilidade e baixssima integrao.

A partir de 1970 surgiram alternativas com maior
capacidade de integrao, os PLDs .

Um PLD um circuito lgico programvel de
propsito Geral.

Tipos: PLAs, PALs

marca registrada da Advanced Micro Devices AMD.

Tecnologia de Dispositivos
Lgicos Programveis
Principais fabricantes:

Altera*
Xilinx*
Atmel
Actel
Cypress
Lattice
Quicklogic

As duas fabricantes detm mais de 60% do mercado.

PLA

Programmable Logic Array.

O primeiro dispositivo programvel.

Composto por uma matriz programvel de ANDs
e outra de Ors.

Normalmente so dispositivos de capacidade muito
reduzida, com apenas algumas dezenas de portas.

Utiliza lgica de fusveis para a sua programao.

Uma vez programados no podem ser
reprogramados.

Organizao de um PLA

PLA
Conexes programveis

Conexes
programveis

Diagrama esquemtico da
PLA

Aplicaes de PLAs
So includos como parte de chips maiores, como na
unidade de controle de um microprocessador, para
decodificar as instrues. Nesse caso a configurao
fixa.
Podem ser encontradas com integrados disponveis
no mercado, quando, tipicamente, possuem:

16 entradas,

32 termos de produto e

8 sadas

PAL

Programmable Array Logic

Dispositivo programvel com o array de OR
fixo.

Arquitetura tpica de um
PLA

Diferena em relao a um PLA

A PAL possui plano AND programvel, mas o
plano OR fixo.

A PLA possui ambos os planos programveis.

Desta maneira, o PAL : mais simples de fabricar,
mais barato e com maior desempenho.

Gravao de PALs ou PLAs

Software EDA + programador

Imagem divulgao de marca

CPLD

Complex Programmable Logic Device

um circuito que pode conter mltiplos BLOCOS
de circuitos, com recursos de CONEXO (wiring)
interna para conectar esses blocos.

Quando no projeto muitas entradas e sadas so
necessrias, as PALs e PLAs no as possuem em
nmero suficiente, usa-se ento um CPLD.

CPLD

(continuao)

Os elementos programveis so clulas do tipo

EEPROM (Eletrical Erasable PROM) , ou seja, so
reprogramveis mediante apagamento prvio do
contedo anterior.

A informao de programao armazenada em
carter no voltil, isto , enquanto no houver
uma operao explcita de apagamento elas so
mantidas indefinidamente.

Estrutura de um CLPD

Encapsulamento CPLD

Imagem divulgao de marca

Programao de CLPD
in-circuit

Exemplo de CPLD

Exemplo de CPLD

(continuao)

Exemplo de CPLD

(continuao)

Exemplo de CPLD

(continuao)

Sequncia de Programo do Max 7000E da Altera

1. Entrar no Modo ISP: comutar do modo usurio para o modo ISP.
2. Checar Silicon ID
3. BuIk Erase: deslocar instrues de apagamento e aplicar um
pulso de apagamento de 100 ms.
4. Programao: deslocar endereo e dado e ento aplicar um
pulso para progamar as celulas EEPROM. Este processo repetido
para cada endereo de EEPROM.
5. Verificao: deslocar endereo e dado para comparao e aplicar
um pulso de leitura na celula de EEPROM. Este processo repetido
para cada endereo de EEPROM.
6. Sair do modo ISP

FPGA

Field-Programmable Gate Array

um circuito integrado que possui capacidade
lgica superior a dos CPLDs

um chip que no possui planos AND e OR, mas
BLOCOS LGICOS CONFIGURVEIS.

FPGA

(continuao)

So dispositivos programveis que possuem uma

arquitetura baseada em blocos lgicos configurveis,
chamados de CLB (Configuration Logical Blocks).

Os CLBs so formados por portas lgicas e flip-flops
que implementam funes lgicas.

A FPGA tambm formada por estruturas chamadas de
blocos de entrada e sada (IOB In/Out Blocks), os
quais so responsveis pela interface das sadas
provenientes das combinaes de CLBs.

FPGA

(continuao)

FPGA

(continuao)

FPGA

(continuao)

FPGA

(continuao)

Uma FPGA usa Blocos Lgicos reconfigurveis.

Os bits de configurao so selecionados de
acordo com a funo lgica desejada.

A configurao uma tabela da verdade (lookup
table) da funcionalidade.

FPGA

(continuao)

A FPGA pode implementar lgica puramente

combinacional ou sequencial, ou seja, que faz uso
de flip-flops.

FPGA

(continuao)

As LUTs (Look Up Tables) podem ser programadas

para qualquer tipo de porta necessria ao projeto.

FPGA

(continuao)

As interconexes entre as LUTs so programveis.

FPGA

(continuao)

As interconexes entre as LUTs so programveis.

FPGA

(continuao)

As interconexes entre as LUTs so programveis.

FPGA

(continuao)

Os fabricantes de FPGAs rapidamente perceberam

que o uso de flip-flops poderia ser muito til.

Eles conectaram um flip-flop do tipo D a uma LUT
de quatro entradas para formar um Bloco Lgico
Configurvel (CLB).

FPGA

(continuao)

FPGA

(continuao)

FPGA

(continuao)

A configurao da LUT e da interconexo voltil,

isto , se perde quando a alimentao removida.

Existe uma memria no-voltil associada FPGA
de onde a sua configurao carregada quando o
sistema ligado.

J que a programao feita pelo usurio depois
da fabricao ela chamada de programvel no
campo field programmable.

FPGA

(continuao)

Outros aspectos:

Ferramentas CAD translacionam uma funo
lgica para o interior de um nico bloco lgico.

Clulas de LUTs so volteis, ento so
necessrias PROMS ao lado de FPGAs (contedo
atualizado ao serem alimentadas).

FPGA

(continuao)

So volteis pois as clulas de armazenamento

so implementadas com memrias SRAMs
(memrias RAM estticas).

FPGAs so indicados para circuitos com mais de
1 milho de transistores.

FPGA

(continuao)

Fabricantes de FPGAs / modelos

Empresa

Produtos

Web page

Actel

Act 1, 2 e 3, MX, SX

www.actel.com

Altera

FLEX 6000, 8000,

10k, APEX 20k

www.altera.com

Atmel

AT6000, AT40K

www.atmel.com

Lucent

ORCA 1, 2 e 3

www.lucent.com

Quicklogic

pASIC 1, 2 e 3

www.quicklogic.com

Vantis

VF1

www.vantis.com

Xilinx

XC3000, XC4000,
XC5200, Virtex,
Spartan

www.xilinx.com

Consideraes tecnolgicas
finais

CIs da srie 7400 contm poucas portas e
raramente so utilizados atualmente, exceto por
buffers e drivers.

PLDs so amplamente utilizados em muitos tipos de
aplicao.

Os SPLDs (PALs e PLAs) oferecem baixo custo e
alta velocidade..

Consideraes tecnolgicas
finais
(continuao)

CPLDs so utilizados em circuitos maiores, de

10.000 a 20.000 portas, no adequados aos SPLDs.

Muitas aplicaes de CPLDs podem tambm ser
realizadas com FPGAs.

Consideraes tecnolgicas
finais
(continuao)

CPLDs e FPGAs so mais amplamente usados,

pois hoje em dia se considera importante colocar
muitos circuitos num nico chip.

Tecnologias de Gate Arrays, clulas-padro e
chip customizado so usadas em aplicaes que
requerem circuitos grandes, alta velocidade, baixo
consumo e onde se espera alto volume de fabricao.

Leitura Complemetar

Tecnologias PLD e FPGA: Capitulo 11 do livro.

Floyd, Thomas; Sistemas Digitais: Fundamentos e
aplicaes, 9a. Edio, Bookman, Porto Alegre
2007.

Pginas 621 a 659.