Exercícios 5.4 e 5.

5(a)

10 de novembro de 2018
 Exercício 5.4
5.4 Design a gain-of-25 current mirror employing identically designed
transistors with the minimum number of transistors.

Sabendo que:

(W/L)2
IOUT = IIN = Ai IIN
(W/L)1
Para combinação de transistores em
série/paralelo:

(W/L)eq2
IOUT = IIN = Ai IIN Figura: Esquemático de um espelho de
(W/L)eq1 corrente genérico de série-paralelo. Com
ganho Ai=(PS)/(QR). Fonte: FIORELLI, Rafaella; ARNAUD,
Paralelo → Weq = ni=1 Wi e Leq = L
P
Alfredo; GALUP-MONTORO, Carlos. Series-parallel association of transistors
Série → Weq = W e Leq = ni=1 Li
P
for the reduction of random offset in non-unity gain current mirrors.
 Cont’d Exercício 5.4

Utilizando a combinação de P, R, Q e S
transistores em serie e paralelo mostrada,
temos que:

PS
Ai = 25 =
QR
Para Q=R=1, temos que a combinação
para o menor número de transistores
ocorre quando P=S=5, com 10
transistores.

(W/L)eq2 (5W/L) Figura: Espelho de corrente de ganho 25, com

IOUT = IIN = IIN = 25IIN 5 transistores em série na entrada e 5 em
(W/L)eq1 (W/5L)
paralelo na saída.
 Exercício 5.5(a)
5.5(a) Design a 25 : 1 (or 24 : 1) current mirror employing identically
designed transistors. Using series/parallel association of transistors at
the input and output, find all the combinations possible for a 25 (or 24) : 1
current mirror. The maximum number of transistors of your
implementation cannot exceed 26.
Considerando P=S=1, ainda há várias
possibilidades de arranjo com QR=24:
Para 24:1,

1 PS QR
Ai = = ⇒ = 24 Input(paralelo) Output(série) Número de Trans.
24 QR PS Q=1 R=24 25
Por exemplo, para uma das opções com 24 Q=24 R=1 25
Q=12 R=2 14
transistores em paralelo na entrada:
Q=2 R=12 14
Q=3 R=8 11
Q=8 R=3 11
(W/L)eq2 (W/L) IIN
IOUT = IIN = IIN = Q=4 R=6 10
(W/L)eq1 (24W/L) 24 Q=6 R=4 10
 Cont’d Exercício 5.5(a)

Um dos arranjos com a menor quantidade

de transistores será com 10 transistores.

(W/L)eq2 (W/6L) IIN

IOUT = IIN = IIN =
(W/L)eq1 (4W/L) 24

Figura: Espelho de corrente de ganho 24:1,

com 4 transistores em paralelo na entrada e 6
em série na saída.
 Obrigada!

Referências:
• M. C. Schneider and C. Galup-Montoro, CMOS Analog Design Using All-Region
MOSFET Modeling. Cambridge: Cambridge University Press, 2010.