Profª Ana Paula Cardoso

anapaula.cardoso@ifmg.edu.br

IFMG – Formiga/MG

18/Nov/2019

Eletrônica Digital
Ciência da Computação
FLIP FLOP JK com Preset e Clear
• Para os flip-flops discutidos, as entradas S-R, D e J-K são
denominadas entradas síncronas.
• Porque os dados nessas entradas são transferidos para a
saída do flip-flop apenas na borda de disparo do pulso de
clock;
• Ou seja, os dados são transferidos de forma sincronizada
com o clock.
FLIP FLOP JK com Preset e Clear
• Entradas assíncronas:
• afetam o estado do flip-flop independente do clock

• Uma entrada preset ativa faz com que a saída Q seja nível
ALTO (SET).
• Uma entrada clear ativa faz com que a saída Q seja nível
BAIXO (RESET).
FLIP FLOP JK com Preset e Clear

Diagrama lógico para um flip-flop J-K

básico com entradas preset e clear
ativas em nível BAIXO.
FLIP FLOP JK com Preset e Clear
• Exemplo) flip-flop J-K disparado por borda
positiva com entradas preset e clear . Q está
inicialmente em nível BAIXO.
Aplicações FF
• Armazenamento de Dados em Paralelo
• Uma necessidade comum em sistemas digitais é armazenar diversos bits de
dados em linhas em paralelo simultaneamente num grupo de flip-flops. Essa
operação é ilustrada na Figura a seguir usando quatro flip-flops.
• Cada uma das quatro linhas paralelas de dados é conectada na entrada D de um
flip-flop.
• As entradas de clock dos flip-flops são conectadas juntas, de forma que cada flip-
flop é disparado pelo mesmo pulso de clock.
• Nesse exemplo são usados flip-flops disparados por borda positiva, assim os
dados nas entradas D são armazenados simultaneamente pelos flip-flops na
borda positiva do clock, conforme indicado no diagrama de temporização visto na
Figura.
• Além disso, as entradas assíncronas de reset (R) são conectadas numa linha
comum, a qual reseta todos os flip-flops
Aplicações FF