Profª Ana Paula Cardoso

anapaula.cardoso@ifmg.edu.br

IFMG – Formiga/MG

07/Nov/2019

Eletrônica Digital
Ciência da Computação
Diagrama Geral de um Sistema Digital
LATCH SR
LATCH D
FLIP FLOPS
• São dispositivos biestáveis síncronos, também conhecidos
como multivibradores biestáveis.
• O termo síncrono significa que a saída muda de estado
apenas no momento especificado pela entrada de
disparo denominada de clock (CLK)
• O clock é indicado como uma entrada de controle (C), ou
seja, as mudanças na saída ocorrem em sincronismo com
o clock
PULSOS DIGITAIS
• Quando o circuito é energizado, não é possível prever o
estado inicial da saída do flip-flop se as entradas SET e
RESET estiverem inativas (ou seja, S = R = 1 para um latch
NAND, S = R = 0 para um latch NOR).
• Se um latch ou FF tiver que iniciar em um estado
particular para garantir uma operação adequada de um
circuito, ele terá de ser colocado no estado desejado,
ativando momentaneamente a entrada SET ou RESET no
início da operação do circuito
PULSOS DIGITAIS
• Nos latches S-R observamos que um sinal na entrada
pode passar de um estado normal inativo para o estado
oposto (ativo), afetando a saída do circuito, e depois
retornar para o estado inativo – mantendo a nova saída.
• Esses sinais são chamados de pulsos.
• Pulso Positivo:
• pulso que executa a função planejada quando o nível está ALTO

• Pulso Negativo:
• pulso que executa a função planejada quando o nível está BAIXO
PULSOS DIGITAIS
• Nos circuitos reais, leva tempo para que a forma de onda
de um pulso varie de um nível para o outro.
• Esses momentos de transição são chamados de:
• tempo de subida (tr, rise time)
• tempo de descida (tf, fall time),

• São definidos como o tempo que a tensão leva para variar

entre 10 e 90 por cento do nível ALTO de tensão
PULSOS DIGITAIS
• A transição no início do pulso é chamada de borda de
subida
• A transição ao final do pulso é a borda de descida
• A duração (largura) do pulso (tw):
• é o tempo entre os pontos em que as bordas de subida e descida
estão a 50 por cento do nível ALTO de tensão
PULSOS DIGITAIS
PULSOS DIGITAIS
• Exemplo) Quando um microcontrolador quer ter acesso a
dados em sua memória externa, ele ativa um pino de
saída em estado ativo-BAIXO chamado RD (read).
Desenhe o pulso RD em escala, sabendo que as folhas de
dados dizem que o pulso RD costuma ter:
• largura tw de 50 ns,
• tempo de subida tr de 15 ns e
• tempo de descida tf de 10 ns.
PULSOS DIGITAIS
• Exemplo) Quando um microcontrolador quer ter acesso a dados em sua memória
externa, ele ativa um pino de saída em estado ativo-BAIXO chamado RD (read).
Desenhe o pulso RD em escala, sabendo que as folhas de dados dizem que o pulso RD
costuma ter:

• largura tw de 50 ns, tempo de subida tr de 15 ns e tempo de descida tf de 10 ns.

PULSOS DIGITAIS
• Sistemas assíncronos:
• as saídas de circuitos lógicos podem mudar de estado a qualquer
momento em que uma ou mais entradas também mudarem

• sistemas síncronos:
• os momentos exatos em que uma saída qualquer pode mudar de
estado são determinados por um sinal denominado clock
• Esse sinal é distribuído para todas as partes do sistema, e a
maioria das saídas (se não todas) muda de estado apenas quando
ocorre transição no sinal de clock.
PULSOS DIGITAIS
• transição positiva (borda de subida)
• o clock muda de 0 para 1

• transição negativa (borda de descida)

• o clock muda de 1 para 0
PULSOS DIGITAIS
• A sincronização dos eventos com o sinal de clock é obtida
com o uso de flip-flops com clock.
• São projetados para mudar de estado em uma das
transições do sinal de clock.
FLIP FLOPS
• Flip-flop disparado por borda
• muda de estado na borda positiva (borda de subida) ou na
• borda negativa (borda de descida) do pulso de clock
• e é sensível às entradas apenas nas transições do clock.

• Flip-flops disparados por borda:

• S-R, D e J-K.
FLIP FLOPS
FLIP FLOPS
FLIP FLOPS
• Tempos de setup (preparação)
• ts , é o intervalo de tempo que precede imediatamente a transição
S

ativa do sinal de clock, durante o qual a entrada de controle tem

de ser mantida no nível adequado

• Tempo de hold (manutenção)

• tH, é o intervalo de tempo que se segue imediatamente após a
transição ativa do sinal de clock, durante o qual a entrada de
controle síncrona tem de ser mantida no nível adequado
FLIP FLOPS

esses tempos são medidos entre os instantes em que

as transições estão em 50 por cento
FLIP FLOPS
• Para garantir que um FF com clock responda
adequadamente quando ocorrer a transição ativa:
• as entradas de controle têm de estar estáveis (imutáveis) por pelo
menos um intervalo de tempo igual a tS(mín) antes da transição
do clock e por pelo menos um intervalo de tempo igual a tH(mín)
após a transição do clock
FLIP FLOP SR
• As entradas S e R do flip-flop S-R são denominadas entradas
síncronas porque os dados nessas entradas são transferidos para a
saída do flip-flop apenas na borda de disparo do pulso de clock.
• Quando S for nível ALTO e R for nível BAIXO:
• a saída Q vai para nível ALTO na borda de disparo do pulso de clock, estando o
flip-flop setado.

• Quando S for nível BAIXO e R for nível ALTO

• A saída Q vai para o nível BAIXO na borda de disparo do pulso de clock,
estando o flip-flop resetado.

• Quando as entradas S e R estiverem em nível BAIXO, a saída não

muda de estado permanecendo no estado anterior.
• Uma condição inválida existe quando S e R forem nível ALTO.
FLIP FLOP SR
FLIP FLOP SR
FLIP FLOP SR
FLIP FLOP SR
FLIP FLOP SR
 FLIP FLOP SR
Flip-flop realizando uma transição do estado RESET para o estado SET na
borda positiva do pulso de clock.
 FLIP FLOP SR
Flip-flop realizando uma transição do estado SET para o estado RESET na
borda positiva do pulso de clock.
FLIP FLOP D
• O flip-flop D é usado quando um único bit de dado (1 ou
0) é para ser armazenado.
• A adição de um inversor num flip-flop S-R cria um flip-flop
D básico
FLIP FLOP D
• A operação do flip-flop D é muito simples:
• o nível lógico presente na entrada D será armazenado no flip-flop
no instante em que ocorrer a borda de subida do clock.
FLIP FLOP D
• A operação do flip-flop D é muito simples:
• o nível lógico presente na entrada D será armazenado no flip-flop
no instante em que ocorrer a borda de subida do clock.
FLIP FLOP JK
• O funcionamento de um flip-flop J-K é idêntico ao do flip-
flop S-R nas condições de operação de SET, RESET e
repouso.
• o flip-flop J-K não tem estado inválido como o flip-flop SR.
• a cada spike de clock sucessivo, o flip-flop muda para o
estado oposto. Esse modo é denominado operação
toggle (comutação).
FLIP FLOP JK
FLIP FLOP JK
• As formas de onda mostradas na Figura são
aplicadas nas entradas J, K e clock conforme
indicado. Determine a saída Q, considerando
que o flip-flop esteja inicialmente resetado.
FLIP FLOP JK
• As formas de onda mostradas na Figura são
aplicadas nas entradas J, K e clock conforme
indicado. Determine a saída Q, considerando
que o flip-flop esteja inicialmente resetado.
FLIP FLOP JK
• Desenhe as formas de ondas das saídas QA e QB para o
circuito a seguir. Calcule as frequências do CLK, QA e QB
FLIP FLOP JK
• Desenhe as formas de ondas das saídas QA e QB para o
circuito a seguir. Calcule as frequências do CLK, QA e QB