Trabalho de SDAQ

Circuitos
sequêncial
kllis
Circuito sequencial- Nos circuitos
sequênciais, segundo os quais os valores das
saidas não dependem exclusivamente dos
valores das entradas num determinado
momento.

O circuito cequênciais tem duas variaveis, uma

de entrada e outa de estádo, bem isso significa
que, para obter-se o proximo estado do
sistema (circuito sequêncial) é necessario
lembrar se do estado atual ( em outras palavras
o caminho que me leva á sala depende do lugar
na casa onde estou). Significa que o cistema
necessita de possuir memorizar o estado atual
para alcançar o estado seguinte.A lição disso
é que o circuito sequencial necessita de
elementos de memoria
 A capacidade do circuito sequêncial destingue-
se dos circuitos combinatorios, ambos os
circuitos são constituidas por portas logicas.

Em um circuito combinacional, a saida depende

apenas de uma combinação das entradas,
enquanto que em um circuito seqüencial, a
saida depende, além de uma combinação das
entradas, de uma combinação das variáveis de
estado do sistema, ou seja, de variáveis que
identifiquem o estado em que o sistema se
encontrava,
Os circuitos sequênciais são devididos em dois
grupos os assincronicos e os sincronicos.

Nos circuitos sequênciais assincronicos, quando-se

munda os valores das entradas, os valores da saida
mudam-se em qualquer momento.
 Nos circuitos sequenciais sincronos- aqui os
valores das entradas mudam-se determinadamente
por uma nova entrada de controlo ou sincronização.

Nos circuitos sequênciais asincrinicos e sincronos,

há uma variação nesses circuites que ocorrem em
intantes bem determinados.
São controlados pelos impulsos do relogio, essas
variações podes acontecer asceção da onda
ractangular dominando-se activo alto, ou na
situação contraria , dominando-se actibo baixo.
A mudança de estado ocorre no instante
especificado por um sinal de clock.
Um sinal de clock é ativo alto se a mudança de
estado ocorre na
Subida do clock ou quando o clock é HIGH
(alto). Caso contrário, é ativo baixo.

Activo alto; b) ativo baixo:

Nos circuitos sequênciais tambem encontramos os
biestaveis que são os circuitos sequenciais mais
elementares com capacidades de armazenar
informações.
Há dois tipos de circuitos biestaveis mais
utilizados que é o flip-flop e o latch.

O flip flop- é o circuito que muda as suas saidas

unicamente por acção do relogio e tambem
concederado o mais controlavel.

Os flip flops Representam a unidade elementar

de memória de 1 bit (binary digit), ou seja,
 funcionam como um elemento de memória por
armazenar níveis lógicos temporariamente.

São chamados de biestáveis porque possuem

dois estados lógicos estáveis, geralmente
representados por “0” e “1”.

Flip flops master-slave

Este circuito é um mestre-escravo flip-flop D. Flip-
flop D tem uma única entrada, a entrada D (dados).
A configuração mestre-escravo tem a vantagem de
ser disparado por borda, tornando mais fácil o uso
em circuitos maiores, já que um flip-flop, muitas
vezes depende do estado da sua saida.

Contador crescente dum flip-flop

Devido aus ativos altos os valores das saidas
que se encontram em 0 mudaram para 1.

Flip-flop D Edge-Tiggered
Este circuito inteligente. Consiste em duas fases
implementadas pelo SR NAND travas . A fase de
entrada (os dois fechos do lado esquerdo)
processa os sinais de relógio e de dados para
garantir os sinais de entrada correctos para o
andar de saída (o trinco única do lado direito)

Circuito D positivo Edge!-Triggered

 Quando as alterações do sinal do

relógio a partir de baixo para alto,
apenas uma das tensões de saída
(dependendo do sinal de dados) tenha
 um valor baixo e conjuntos / redefine
o fecho da saída: se D = 0, menor é a
saída torna-se baixa; se D = 1, o saída
superior se torna baixa.

 Se o sinal de relógio continua

permanecer elevada, as saídas manter
os seus estados, independentemente
da entrada de dados e forçar o fecho
da saída de permanecer no estado
correspondente como o zero lógico de
entrada permanece activo enquanto o
relógio é elevada.

 O circuito está intimamente relacionado com o

trinco gated D como ambos os circuitos de
converter os dois estados de entrada D (0 e 1)
para duas combinações de entrada (01 e 10)
 para a saída de SR trinco por inversão do sinal
de entrada de dados (tanto os circuitos dividir o
único sinal D em dois processos
complementares S e R sinais).

 A diferença é que, no trinco D gated portas

simples NAND lógicos são usados enquanto
que no positivo de ponta disparado D do flip-
flop SR NAND fechos são utilizados para esta
finalidade.

 O papel destes fechos é para "travar" a saída

ativa a produção de baixa tensão (um zero
lógico), assim o positivo-edge-triggered D flip-
flop pode ser pensado como um trinco
fechado com portões de entrada D travados

O flip-flop D

O flip-flop D Também é conhecido como um

dos dados ou atraso flip-flop.
 Ou seja Os flip-flop D captura o valor da
entrada de D-menos uma porção determinada
do ciclo de relógio (tal como o flanco
ascendente do relógio). Esse valor captado
torna-se a saída Q. Em outras ocasiões, a saída
Q não se altera.

 O flip-flop D pode ser visto como uma célula de

memória, um hold de ordem zero, ou uma linha
de atraso
TABELA DE VERDADE:

Relógio D Q próxima
Borda de 0
0
subida
Borda de 1 1
subida
Não x Q
ascendente

Flip-Flop D
(a) Flip-Flop D. (b) Tabela de combinações. (c) Símbolo.
Os flip-flops JK
Os flip-flops JK aumentam o comportamento do
flip-flop SR (J = Set, K = Reset), interpretando o S = R
= 1 condição como um comando "FLiP" ou de
alternância. Especificamente, a combinação J = 1, K
= 0 é um comando para definir o flip-flop; a
combinação J = 0, K = 1 é um comando para repor o
flip-flop; e a combinação J = K = 1 é um comando
para alternar o flip-flop ou seja, mudar a sua saída
para o complemento lógico de seu valor atual.
Definindo J = K = 0 não resultar em um flip-flop D,
mas em vez disso, irá conter o estado atual. Para
sintetizar um flip-flop D, simplesmente definido K
igual ao complemento de J. De modo semelhante,
para sintetizar um T flip-flop, defina K igual a J. O
flip-flop JK é, portanto, um universal flip-flop,
porque pode ser configurado para funcionar como
um flip-flop SR, um flip-flop D, T ou um flip-flop.

A equação característica do flip-flop JK-:

Cimbolo de um circuito T tipo FLIP-FLOP

JK Diagrama do tempo flip-flop.

Tabela de verdade:

Flip-flop T-
O latch é um dispositivo de armazenamento
Temporário que tem dois estados estáveis
(biestável).
  Os latches são similares aos flip-flops porque
são dispositivos biestáveis e que podem
permanecer em um dos dois estados estáveis
usando uma configuração de realimentação, na
qual as saídas são ligadas as entradas opostas.

 A principal diferença entre os latches e flip-

flops é o método usado para a mudança de
estado.

A variável lógica Q e o seu complemento lógico.

Latch-SR em porta NAND

 Note que este Latch-SR possui duas portas
NAND entrelaçadas com duas entradas, S e
R. Também possui duas saidas, uma
denominada Q, e a outra sendo o
complemento de Q.

 Independentemente dos valores lógicos

atribuidos a S e a R, estas variáveis são
referências aos valores da variável de
estado do LATCH-SR. Em primeiro lugar,
especifica-se o estado do LATCH-SR através
do par Q e seu complemento, 
Latch-SR em porta NOR

 Duas portas NOR interligadas de modo

cruzado podem ser usadas como um latch
com portas NOR.

 Essa configuração é exibida, de forma

similar à configuração do latch NAND,
exceto pelo fato da mudança na tabela-
verdade.
Nesse caso, SET e CLEAR (RESET) são ativados
em nível alto.
No LATCH-SR D não há possibilidade das entradas
serem iguais devido ao facto de termos o estado
indifinido quando as duas entradas são iguais a 1,
Com a ligação das duas entradas a uma só, estado
uma delas negadas.

 A entrada comum das portas que

implementam o circuito direcionador é
denominada entrada de habilitação (ENABLE).
Se EN = 1, a saída Q será igual à entrada D
(transparente). Se EN = 0, a saída Q não será
modificada (guarda o último valor – memória).

Latch D
(a) Tabela de combinações. (b) Símbolo.
Exemplo do comportamento de um latch D para as
Formas de onda dadas:

Latch – Aplicação
Exemplo:
 O fenômeno conhecido como trepidação de
contato (“contact bounce”) torna praticamente
impossível obter uma transição de tensão
“limpa” com uma chave mecânica.

 As múltiplas transições no sinal de saída

geralmente não duram mais do que alguns
poucos milisegundos, mas podem ser
inaceitáveis em algumas aplicações.

Latch – Aplicação
Para evitar que a trepidação de contato afete a
saída podese usar um latch NAND.
Latch R-S Síncrono
 Quando as informações R e S acessam o
latch, elas são Imediatamente processadas
sem nenhum tipo de controle.
  Para obter algum controle, o circuito do
latch pode ser modificado, introduzindo-se
uma entrada com a função de habilitar
(Enable) ou.
Bloquear o latch.

(a) Latch R-S síncrono. (b) Símbolo. (c) Tabela

de combinações.

Tabela da verdade:
Latch R-S com entradas diretas.
Latch RS com entradas diretas simulado no
Circuitmaker.
 Latch R-S com entradas diretas
(a) Latch R-S com entradas diretas. (b) Símbolo.
 Latch R-S com entradas diretas
Tabela de combinações

Excitações dos flip-flops A partir das tabelas da

verdade dos flip-flops. Podemos obter uma nova
tabela para cada u dos flip-flops. Já analisados.
Representado Q (n) por estado presente e Q(n+1)
por estado seguinte.