COLÉGIO PADRE EUSTÁQUIO

Curso Técnico em Eletrônica

ELETRÔNICA DIGITAL

Ensino Pós – Médio MÓDULO - II

ELETRÔNICA DIGITAL– Módulo II 2

CIRCUITOS SEQÜÊNCIAIS
FLIP FLOPS
Durante o módulo I estudamos o funcionamento de uma lógica combinacional, ou ainda,
uma lógica para a qual a saída é pré-determinada de forma unívoca pelas entradas. Estes
circuitos apresentam um grave problema, que é a ausência de memória sobre os estados
anteriores. Todo o desenvolvimento computacional e de comunicações digitais está
suportado pela concepção de memória. O computador para acessar este texto depende
da existência de contadores, osciladores, somadores e toda uma lógica que depende,
fundamentalmente, da existência de conhecimento sobre os estados anteriores do sistema
em função do tempo, ou seja, memória. Existem distintos tipos de memória, porém, a
lógica de todas elas está associada a circuitos oscilantes, chamados de flip-flops, que
podem alternar sua saída em função dos parâmetros de entrada e do tempo decorrido. O
conceito de tempo está associado a pulsos clock, que vai alternar estados entre 0 e 1, com
uma freqüência pré-determinada, e será utilizado na propagação temporal da informação.

Flip-Flops
Existem quatro tipos de flip flops :
Flip flop tipo SR ou latch SR
Flip flop tipo D ou Latch tipo D
Flip Flop tipo JK
Flip Flop tipo T

O flip flop é uma memória de um bit é o elemento fundamental para desenvolver qualquer
outra memória. Estas memórias de um bit podem "guardar" um “estado “.

ESTADO SET (Q=1) e (Q=0) ou ESTADO RESET ( Q=0 ) e (Q = 1).

Uma estrutura básica de uma memória, ainda não associada a qualquer pulso externo de
clock, pode ser obtida a partir de dois NANDs associados, conforme mostra a figura
abaixo:
Como pode ser observado, existem duas saídas Q e Q
que realimentam a entrada. Esta realimentação
associada aos NANDs faz com que, independente dos
valores de entrada, as únicas saídas possíveis para esta
montagem são opostas entre sí, ou seja, os valores de
Q e Q serão iguais a 0 e 1 ou 1 e 0, respectivamente.

Tabela Verdade do Latch SR implementado com portas NAND

S R Q Q ESTADO

0 0 1 1 PROIBIDO

0 1 1 0 SET

1 0 0 1 RESET

1 1 X X’ SET/RESET

Verificamos através da tabela verdade que o latch apresenta uma condição em que a
saída assume um ESTADO PROIBIDO, que ocorre quando as entradas são colocadas
simultaneamente no nível baixo. A saída normal Q e a saída complementar Q assumem
o mesmo valor 1, deixando portanto, de serem complementares, ou seja:

Quando o latch está funcionando corretamente as saídas devem ser

diferentes ou complementares.
 ELETRÔNICA DIGITAL– Módulo II 3

Se precisamos de uma memória, desejamos que seja possível escrever o valor na

memória, não nos serve de nada uma memória na qual não possamos controlar seu
conteúdo! Uma das formas de controlar o conteúdo de uma memória é associar às
entradas uma lógica inversora, utilizando outras portas NANDs. A utilização das NANDs
permite que a memória fique estável em
várias situações, isto é., mantendo seu valor,
independente do que aconteça na entrada.
Somente quando o pulso de clock (Ck) for
positivo, é que o sinal poderá ser modificado
dentro do flip-flop. Este flip-flop é chamado de
SR (set e reset) controlado por um pulso de
clock.

FLIP FLOP OU LATCH TIPO D

Um outro flip flop empregado nos circuitos de eletrônica digital é o tipo D, que também é
conhecido como LATCH TIPO D. A vantagem que este tipo do circuito apresenta em
relação ao anterior é o fato de:

O flip flop ou LATCH tipo D não apresenta estado proibido, ou seja, as suas
saídas serão sempre diferentes entre si. E a saída normal Q é sempre igual a
entrada D, quando a entrada ENABLE estiver em nível baixo.

D Q
D Q
En

En .Q
Q

Tabela verdade – LATCH tipo D com portas NAND

D En Q Q Estado

0 0 0 1 RESET

0 1 X X SET/RESET (mantém o estado anterior)

1 0 1 0 SET

1 1 X X SET/RESET (mantém o estado anterior)

Circuitos seqüenciais recebem em geral informações que mudam com o tempo. Portanto,
é conveniente uma forma de controlar o recebimento destas.
 ELETRÔNICA DIGITAL– Módulo II 4

Na figura ao lado, duas portas E foram colocadas nas

entradas do flip-flop do circuito anterior. Se a entrada de
clock for 0, temos sempre g=0 e h=0, independente dos
valores de S e R. Esta condição equivale aos casos 1 e 2
anteriores e as saídas permanecem nos seus valores
prévios.

Se a entrada de clock for 1, temos g=S e h=R e o circuito

se comporta como o do item anterior, com a mesma
tabela de verdade e o mesmo estado impossível. Assim, a
entrada de clock comanda a operação do bloco.
No circuito ao lado foram adicionadas as entradas preset
(PR) e clear (CLR).

Se ambas forem iguais a 1, o flip-flop opera sem

qualquer alteração. Estando a entrada clock em zero, a
saída Q assume valor 1 se preset for 0 e 0 se clear for 1.
Ou seja, estas entradas permitem definir um valor da
saída de forma independente das demais, o que pode ser
útil em muitos circuitos.

Os valores de PR e CL não podem ser simultaneamente nulos, pois

seria uma condição inválida.

O bloco elementar da lógica seqüencial é conhecido pelo seu nome em inglês, flip-flop.
Por definição, um flip-flop é um bloco que, conforme figura,
contém:
Duas entradas principais, S e R.
Uma entrada de controle (clock), CK.
Duas saídas complementares, Q e Q.
Uma entrada de pré-ajuste (preset), PR (opcional).
Uma entrada de apagamento (clear ou reset), CL (opcional).

O flip-flop JK
 ELETRÔNICA DIGITAL– Módulo II 5

Um circuito com um estado proibido não terá

certamente aplicação prática. Para contornar a
situação, o tipo JK é o circuito anterior com portas E
de 3 entradas conforme Figura ao lado, isto é, com
retorno das saídas para a terceira entrada.

Note que, à direita da linha vertical, o arranjo é o

mesmo do RS básico e, portanto, os valores
informados na tabela de análise abaixo são os
correspondentes à tabela de verdade do RS
(considerando CK=1. Se nulo, não há qualquer
mudança, similar ao item anterior).
Note que na primeira e sexta linhas m n
as saídas são, conforme tabela do J K S R Q
(Qa) (Qa)
RS, os seus valores anteriores. E a 0 0 1 0 0 0 Qa
tabela de verdade será:
0 0 0 1 0 0 Qa
0 1 1 0 0 0 0
J K Q 0 1 0 1 0 1 0
0 0 Qa 1 0 1 0 1 0 1
0 1 0 1 0 0 1 0 0 1
1 0 1 1 1 1 0 1 0 1
1 1 Qa 1 1 0 1 0 1 0
O resultado da tabela de verdade mostra que o flip-
flop JK eliminou o problema do estado impossível da
configuração simples RS.

Entretanto, ainda resta um outro: na maioria dos

circuitos práticos, a entrada de clock é uma sucessão
de pulsos conforme exemplo da Figura 6. Durante o
intervalo T (pulso no nível 1) o flip-flop pode mudar
de estado se as saídas mudarem.
Isto pode representar um inconveniente e o ideal seria um controle mais preciso como, por
exemplo, no ponto A, transição do nível 1 para 0. E a solução para isto é dada pelo flip-

RESUMINDO
Utilizando as portas NANDS abaixo, é possível construir um flip-flop tipo JK, seguindo o
esquema lógico apresentado abaixo. As modificações necessárias no circuito anterior são:

• Substituir as portas NAND com duas entradas por NAND com três entradas.

• O bloco lógico que representa o flip flop JK é representado pelo desenho na coluna
da direita. Observe que este flip flop não contém as entradas PR e CLR, que são
denominadas entradas assíncronas.

• As entradas assíncronas são assim denominadas porque o seu funcionamento

não depende do pulso de clock.

• As entradas S e R passam a ser chamadas de J e K que são conhecidas como

entradas síncronas porque seu funcionamento depende do pulso de clock.
ELETRÔNICA DIGITAL– Módulo II 6

Simbologia dos latches e flip flops

Para tornar mais fácil a utilização dos flip flops representa-se cada um deles através de
uma simbologia de blocos, conforme indicado abaixo:

S Q D Q J Q J Q
CK CK
En Q
R Q K Q K Q

Flip Flop SR Flip Flop D ou Latch D

ativado com nível baixo.

Flip flop JK gatilhado na descida do

pulso de clock.

1 Flip flop JK gatilhado na subida

J Q do pulso de clock.
T CK

K Q
Flip flop tipo T ativado na descida do pulso de clock.

APLICAÇÕES DOS FLIP FLOPS

Uma das aplicações mais importantes dos circuitos flip flops consiste nos
contadores binários, que podem ser feitos com dois modos de operações conhecidas como
operação síncrona e assíncrona. Esse modo de operação é determinado pela ligação do
pulso de CLOCK. No contador assíncrono o pulso de clock é ligado apenas no 1º flip flop o
pulso de clock dos demais flip flops é obtido através do sinal de saída dos estágios
anteriores. No contador síncrono o pulso de clock é aplicado em todos os flip flops ao
mesmo tempo, isto, aliás, torna estes contadores apropriados para aplicações em circuitos
de freqüência maiores do que os contadores assíncronos.
Contadores são circuitos seqüenciais simples, que circulam por uma sequência bem
definida de estados em resposta a um sinal de contagem,
ELETRÔNICA DIGITAL– Módulo II 7

São máquinas de estado onde a saída é o próprio estado, tendo usualmente apenas uma
entrada de clock, e eventualmente lógica para inicialização

Existem diversos tipos de contadores:

Quanto ao sentido da contagem, os contadores podem incrementar (up-counter) ou

decrementar (down-counter)

Contadores binários seguem a ordem natural dos números de 0 a 2n -1

Contadores BCD contam apenas dentro dos valores decimais

Contadores podem ter incremento diferente de 1.

CONTADORES BINÁRIOS

Os flip-flops têm funções ilimitadas em sistemas digitais. Podemos associá-los e utilizá-los como
contadores registradores e muitos outros circuitos.
Os contadores podem ser assíncronos ou síncronos. Basicamente, a principal diferença entre
eles é que o síncrono utiliza um sinal de clock comum a todos os flip-flops e o assíncrono possui
um sinal de clock que é dividido até o último flip-flop.
Os registradores também são arranjos de flip-flops, mas com o objetivo de armazenar, manipular
e transferir dados entre outros registradores ou circuitos.
Contadores Assíncronos
Os contadores assíncronos também são chamados de contadores por pulsação (ripple
counter). Um circuito típico de um contador assíncrono é mostrado na figura abaixo:

Contador assíncrono utilizando flip-flops J-K

Formas de
ondas dos
sinais de
entrada e
de saída
ELETRÔNICA DIGITAL– Módulo II 8

Podemos perceber que a cada 16 estados esse contador reinicia sua contagem. Então ele
é um contador assíncrono módulo 16, ou seja, tem 16 estados (0000 até 1111) distintos.
Equacionando:
Módulo = 2N
onde N é o número de flip-flops conectados (número de bits). Nos contadores assíncronos,
a freqüência do clock é dividida por 2 em cada flip-flop, ou seja: na saída A teremos Clock /
2, na saída B teremos Clock /4, na saída C teremos Clock / 8 e na saída D teremos Clock /
16. Concluindo, os contadores assíncronos são divisores de freqüência e no último flip-flop
teremos a freqüência de clock dividida pelo módulo desse contador.

Contadores de Módulo 6
Um contador assíncrono com N flip flops terá, no máximo, módulo 6. Se precisarrmos de
um contador com módulo 6 será necessário utilizar um circuito adicional, conforme
mostrado na figura:
ELETRÔNICA DIGITAL– Módulo II 9

Formas de ondas dos sinais de entrada e de saída do contador módulo 6:

A fig. 5-2 mostra um contador módulo 6. Se não houvesse a porta NAND ligada nas
entradas CLEAR dos flip-flops, o módulo seria 8. A seqüência de contagem é mostrada na
tabela 5-2:

Contador Assíncrono Decrescente

Os contadores que contam progressivamente a partir do zero são denominados
contadores crescentes. Já os contadores decrescentes contam do valor máximo até
zero.Um contador decrescente pode ser construído conforme mostrado na figura:

Formas de ondas
dos sinais de
entrada e saídas
ELETRÔNICA DIGITAL– Módulo II 10

Tabela verdade do
contador decrescente

Utilizando Contadores BCD

Contadores BCD são bastante usados em circuitos onde pulsos devem ser contados e
mostrados num display, por exemplo. A fig. 5-9 mostra um arranjo de contadores BCD com
contagem de 000 a 999:

Inicialmente todos os contadores estão em 0 e, no display, é mostrado 000. A cada borda

de descida do sinal de clock, o contador de unidades é incrementado e o valor é mostrado
no display. Quando o valor é 009 (1001), o próximo pulso fará com que o contador BCD de
unidades vá a 0.
Nesse momento também ocorrerá uma transição de 1 para 0 (borda de descida) da saída
D que está ligada ao clock do contador BCD de dezenas. E agora o display mostrará o
valor 010. Isso continua até 999 quando, no próximo pulso, os contadores irão para 000,
iniciando novamente a contagem.
ELETRÔNICA DIGITAL– Módulo II 11

Contador módulo três ou contador de dois bits

Circuitos para contagem de eventos são freqüentemente usados em computadores e
outros sistemas digitais. Os contadores são circuitos digitais que variam os seus
estados, sob o comando de um pulso de clock e dentro de uma seqüência pré-
determinada. São utilizados em diversas aplicações como divisão de freqüência,
medição de freqüência e tempo, conversão analógica-digital... São divididos em duas
categorias: contadores síncronos e assíncronos.

Contador binário,
assíncrono, crescente de
dois bits.
Também chamado contador
módulo quatro ou divisor por
quatro.

Contadores Assíncronos - (Ripple Counters)

Um contador assíncrono de 2 bits é mostrado

ao lado. Este contador possui quatro estados,
ou seja, vai contar de ZERO até TRÊS. Por
esse motivo esse contador é denominado
contador de MÒDULO 4.
O módulo do contador é dado pela expressão:
M = 2n Onde n = número de flip flops do contador

Na figura abaixo está o diagrama de um contador assíncrono binário de três bits, ou

contador MÓDULO 8, considerando que com três flip flops teremos um contador de 8
estados. Representamos também as formas de ondas do sinal de clock e das saídas,
deve-se lembrar que o bit menos significativo (LSB) é Q0 e o mais significativo (MSB) é Q2
.

Contador binário,
assíncrono, crescente de três
bits.
Também chamado contador
módulo oito ou divisor por oito.
ELETRÔNICA DIGITAL– Módulo II 12

Contador de Década - (Decade Counters)

O contador de década é o circuito que efetua a contagem em números binários de 0 a 9
(10 algarismos). Isto significa acompanhar a seqüência do código BCD 8421 de 0000 até
1001. Para construir este circuito, utilizamos o contador de pulsos, interligando as entradas
clear dos flip-flops. Para que o contador conte somente de 0 a 9, deve-se jogar nível 0 na
entrada clear assim que surgir o caso 10 (1010), ou seja, no 10º pulso. O circuito de um
contador é visto abaixo.

Contador Crescente-decrescente (Asynchronous Up-Down Counters)

Podemos construir um contador que execute a contagem crescente e decrescente. Para
isso, utilizamos uma variável de controle que quando assume 1 faz o circuito executar
contagem crescente e quando assume 0, faz contagem decrescente. Analise o circuito
abaixo:

Observe a tabela verdade ao lado:

Q0 muda a cada pulso de clock.

Q1 troca de estado a cada dois pulsos
de clock.
No instante em que Q0=1 e Q3=0.
até atingir o número 910 = 10012.
ELETRÔNICA DIGITAL– Módulo II 13

Contadores Síncronos - (Synchronous Counters)

Estes contadores possuem entradas de clock interligadas, ou seja, o clock entra em todos
os flip-flops simultaneamente, fazendo todos atuarem de forma sincronizada. Para que
haja mudanças de estado, devemos então estudar o comportamento das entradas J e K
dos vários flip-flops, para que tenhamos nas saídas, as seqüências desejadas. Para
estudarmos os contadores síncronos devemos sempre escrever a tabela verdade,
estudando quais devem ser as entradas J e K, para que estas assumam o estado.

O pulso de clock é
ligado em todos os flip
flops. A seqüência de
contagem é controlada
pelas entradas J e K,
através de uma lógica
combinatória.

Tabela Verdade

Contador de Década Síncrono – (Synchronous Decade Counters)

É similar ao contador de década assíncrono, um contador de década síncrono conta de 0 a
9 e volta para 0. Esta condição força 0000 quando o circuito atinge 1010. Observe o
circuito abaixo:

Observe a tabela verdade ao lado:

Q0 toggles on each clock pulse.
Q1 changes on the next clock pulse each
time Q0=1 and Q3=0.
Q2 changes on the next clock pulse each
time Q0=Q1=1.
Q3 changes on the next clock pulse each
time Q0=1, Q1=1 and Q2=1 (count 7), or
when Q0=1 and Q3=1 (count 9).
 ELETRÔNICA DIGITAL– Módulo II 14

Circuito Integrado 555

É um CI muito versátil, sendo usado em todas as áreas de eletrônica. Basicamente é

usado como astável, monoestável. A figura mostra a estrutura interna do CI 555.

Descrição de cada um dos blocos do diagrama

Comparadores(1): Num comparador a saída será alta
(nível lógico 1 ou VCC) se V+ > V- e será baixa (nível
lógico 0 ou 0V) se V+ ≤ V-. A Fig 2a mostra um
comparador com a saída alta e a Fig 2b com saída baixa.
No 555 a tensão no pino 2 ( Trigger ) é sempre
comparada com VCC/3, enquanto a tensão no pino
6 (Threshold) é comparada com 2.VCC/3.

Fig02: Comparadores - Saída alta e saída baixa

Flip – Flop RS ( 2 ): É biestável , isto é, tem dois estados estáveis e a mudança de

estado se faz de acordo com a tabela verdade dada na Fig03, na qual também aparece o
símbolo.

R S QF

0 0 QA
QA = Estado atual
0 1 1
QF = Estado futuro
1 0 0 ? = Indeterminação
1 1 ?
ELETRÔNICA DIGITAL– Módulo II 15

Buffer de Saída (3): Tem como finalidade aumentar a capacidade de corrente do CI. A
corrente de saída do CI está limitada a 200mA. Observe que o buffer inverte a sua entrada,
isto é, a saída do CI é Q.

Saída ( 3 )

ou cortado
Transistor interno (TR): Opera saturado quando Q=0
Q= 1 quando

A alimentação (VCC) pode variar de 4,5V a 18V. O encapsulamento mais comum é o DIP
(Dual In line Package).
1 – GND
2 – Trigger (Disparo)
3 - Saída
4 - Reset
5 – Controle de tensão
6 – Threshold (Limiar)
7 – Descarga
8 - VCC

Fig04: Encapsulamento Dual- In – Line

Oscilador Monoestável 555

A função de um oscilador monoestável é estabelecer intervalos regulares de tempo

para ser utilizado como timer (temporizador). Por exemplo: na maioria dos televisores
modernos, existe um recurso que permite que o televisor seja automaticamente desligado
após um intervalo de tempo pré-programado. Esta função pode ser executada por um
timer.

No mercado existem circuitos integrados elaborados para funcionar como oscilador

monoestável como é o caso do circuito integrado 555. Informações básicas para
construir um oscilador monoestável a partir deste circuito.
ELETRÔNICA DIGITAL– Módulo II 16

A fórmula para calcular o tempo em que, após o disparo, o pino 3 ficará em nível lógico 1 é
dada por:

t = 1,1 x R x C Onde: t = tempo em segundos; R = resistor R em ohms; C =

capacitor C em Farad.

Função dos componentes no circuito

R1 - Resistor de polarização. Responsável por manter o pino 2 do CI555 sempre em nível

lógico 1 na ausência do sinal de disparo (nível lógico 0).

Este resistor evita uma possível sobrecarga no circuito gerador do sinal de disparo. Um
valor muito alto para R1, tornaria o circuito instável, já um valor muito reduzido, resultaria
em consumo elevado de energia e, dependendo das características do circuito gerador de
sinal de disparo, o circuito integrado 555 poderia não "reconhecer" os sinais enviados
impossibilitando o correto funcionamento deste.

Pino 8 e 1 - São os pinos de alimentação do circuito integrado 555.

O pino 4 tem a função de "reset". Quando o nível lógico neste pino for 1, o circuito
funciona normalmente porém, se o nível lógico for 0, o circuito fica bloqueado
apresentando o nível lógico 0 no pino 3 independentemente do nível lógico presente no
pino 2. Desejando utilizar este recurso, execute a ligação conforme figura abaixo.
Com o botão normalmente aberto (N.A.), o resistor de 22k
mantêm o pino 4 em nível lógico1. Nestas condições, o
circuito integrado está funcionando normalmente. Ao
pressionarmos o botão, o pino 4 é conectado ao terra da
alimentação (nível lógico 0) bloqueando assim o
funcionamento do circuito integrado sem que seja
necessário interromper a alimentação.
Nada impede que o acionamento do CI555 seja feito por
um circuito a parte. Deste circuito apenas se exige que os
níveis lógicos de saída sejam compatíveis com a
alimentação do CI555.
R e C - Conjunto RC que determina o tempo em que o pino 3 do circuito integrado 555
ficará em nível lógico 1 após a mudança de estado (pino 2) de 0 para 1.
Ao manter o pino 2 no nível lógico 0 indefinidamente, o pino 3 praticamente se mantêm em
nível lógico 1, portanto, o conjunto RC só entra em atividade após a transição do nível
lógico no pino 2 (de 0 para 1). Impondo ao pino 2 do circuito integrado 555 o nível lógico 0
ELETRÔNICA DIGITAL– Módulo II 17

por um período de tempo superior ao determinado pelo conjunto RC, o pino 3 se mantêm
no nível lógico 1 apresentando rápidas passagens pelo nível 0. Estas passagens são de
curta duração e ocorrem a uma freqüência cujo período é igual ao tempo definido pelo
conjunto RC. Resumindo, o circuito integrado 555 assume a configuração de um oscilador
astável.No cálculo do tempo, no exemplo acima, utilizou-se um recurso matemático para
calcular "t", recomenda-se, porém, que os valores utilizados na fórmula estejam em ohms e
Farad para obter o resultado em segundos;

Características elétricas
Alimentação 5 a 18 volts
Potência de dissipação 600 mW
Corrente de repouso a 5 volts 3 mA (nível lógico 1 no pino 3)
Corrente de repouso a 15 volts 10 mA (nível lógico 1 no pino 3)
Corrente drenada (ou fornecida) pelo pino3 200 mA
Existem limites tanto para R1 e R2 como para C1. Os resistores R1 e R2
não devem ser menores que 1k e nem maiores que 1M. O valor limite superior na
verdade é determinado pela qualidade do capacitor C1. Capacitores com pequenas
fugas permitem que este valor seja ampliado. O capacitor que faz parte do conjunto
RC não deve ser inferior a 100 pF e nem superior a 1000uF.A conexão do pino 5,
nesta configuração, é opcional. Conecta-se um capacitor de 100 nF entre este pino
e o terra (pólo negativo) afim de dar mais estabilidade ao circuito. Esta é a
recomendação do fabricante. Quando se adota a configuração "astável", este pino
5 do circuito integrado 555 é utilizado para promover pequenas variações na
freqüência de saída.

2 . Operação Astável
O circuito básico é o da Fig05.Neste, temos duas resistências e um capacitor
(opcionalmente podemos colocar um capacitor do pino 5 ao terra com a finalidade de
melhorar o desempenho do circuito). A seguir a descrição do funcionamento do circuito.

Fig05: Circuito do astável com 555

Na Fig05, VC = V6 = V2, e como inicialmente S = 1 e R = 0, de acordo com a tabela verdade

do FF RS.
ELETRÔNICA DIGITAL– Módulo II 18

e Vsaída = VCC. Como o transistor interno esta cortado C começa a se

carregar através de Ra e Rb

Quando VC > VCC/3 (basta que seja alguns mV maior) teremos R = S = 0 o que mantém o
estado do FF interno, isto é , Q = 1, saída VCC.

FF resetará, isto é, teremos agora R = 1 e S = 0 e nesse

Quando, instante a saída vai a zero, saturando o transistor interno
porém e, conseqüentemente fazendo o capacitor descarregar-se
através de Rb;

Quando a tensão em C cair abaixo de VCC/3 , novamente teremos S = 1 e R = 0 setando

o FF e portanto a saída volta para VCC e o transistor corta fazendo o capacitor se carregar
por RA + RB e tudo se repete. A Fig06 mostra a forma de onda do sinal do capacitor e na
saída do CI.

Os tempos alto (TH) e baixo (TL) são calculados por:

TH = 0,693.( RA + RB ).C e TL = 0,693.RB.C
Observe que o tempo alto é maior que
o tempo baixo, pois a carga se dá por
(RA + RB) e a descarga por RB. Caso
se deseje tempos iguais deve-se
impor RB muito maior do que RA,
sendo que RA deve ter valor de pelo
menos 1K para que o transistor
interno não sofra danos.

EXERCÍCIOS :

1) Um multivibrador monoestável foi construído com o CI 555. Calcule o tempo de

operação desse multivibrador, sabendo-se que os valores do resistor e do capacitor
responsáveis pela temporização, valem, respectivamente, 680 KΩ e 220 µ F.

Resposta
 ELETRÔNICA DIGITAL– Módulo II 19

2) Complete as ligações do CI 555 para que o circuito abaixo funcione como um oscilador
astável.

8 4
Fonte de 5V 2

+ 6
5 3
5
100 kΩ
Ω 5
7 47 Ω

1 5

470 kΩ
Ω +
0,0002µ
µF

2) Desenhe as formas de ondas dos sinais Vpino2x T e Vsaída x T referente ao circuito da

questão nº 2.

Resposta

3) Considerando os valores dos componentes da questão nº 2, calcule :

a. O tempo de nível alto do sinal de saída.
b. O tempo de nível baixo do sinal de saída.

Resposta