FLIP-FLOP

RS | JK | T | D

INTRODUÇÃO AO FLIP-FLOP
➢ O QUE É UM FLIP-FLOP? Um flip-flop é um circuito digital pulsante que
pode funcionar como uma memória de um bit. É um componente de
memória importante, composto por um conjunto de portas lógicas
interconectadas. Cada flip-flop tem um pino de entrada e saída. Os pinos
comuns a todos os flip-flops são o pino de clock, o pino de reset e o pino
de preset..

CONCEITO DE CIRCUITOS SEQUENCIAIS: Os circuitos sequenciais têm as

saídas dependentes das variáveis de entrada e/ou de seus estados anteriores
que permanecem armazenados, sendo geralmente, sistemas pulsados, ou seja,
operam sob comando de uma sequência de pulsos denominada (clock) .

[DESENHAR A FIGURA 6.1]

A imagem acima representa o flip flop como um bloco de duas saídas: Q e Q|

[ Q| é um Q barrado ] entradas para as variáveis e uma entrada de controle
(clock). A saída Q é a principal do bloco. Essa configuração possui dois
possíveis estados: 1) Q = 0 —> Q| = 1

2) Q = 1 —> Q| = 0

Para o flip-flop assumir um desses estados, é necessário que haja uma

combinação entre os valores das entrada 1, entrada 2 e a entrada clock. Após o
clock, o flip-flop permanece nesse estado até que haja novamente a chegada
de um novo pulso do clock, que de acordo com as variáveis de entrada 1 e 2,
mudará ou não.

FLIP-FLOP RS BÁSICO
[DESENHAR A FIGURA 6.2]
O flip-flop RS Básico acima é construído apartir de portas NE e inversores. É
perceptível que as ligações de alimentação fazem com que as saídas sejam
inseridas juntamente com as variáveis de entrada, logo, os estados que as
saídas vão assumir dependem de uma da outra.

Para melhor compreensão desse circuito, eis a disposição da tabela verdade,

sendo composta por duas variáveis de entrada (S e R), o estado da saída Q
anterior (Qa) e o estado que a saída deve assumir após a aplicação da entrada
(Qf).

[DESENHAR A TABELA 6.2]

Vamos, a seguir, analisar alguns casos possíveis:

CASO 1: [DESENHAR A FIGURA 6.4]

Essa caso é estável, já que o valor da saída Q do flip-flop será igual ao seu valor
anterior as alterações.

CASO 3: [DESENHAR A FIGURA 6.6]

Agora, diferentemente do caso 1, a saída Q está instável, pois Q| irá se

transformar em 1, o que por consequência fará Q se transformar em 0,
atingindo assim a estabilidade. Por conclusão, Qf = 0, já que Q é 0.

CASO 5: [DESENHAR A FIGURA 6.8]

Este é mais uma caso no qual Q está estável, então, Qf = 1.

CASO 7: [DESENHAR A FIGURA 6.10]

Essa situação é não é permitida, pois é instável, já que Q forçadamente assume

o valor de 1, e Q| também assume o valor de 1.

A tabela verdade de um flip-flop RS básico pode ser simplificada da seguinte

forma: [DESENHAR A TABELA 6.3]

FLIP-FLOP RS COM ENTRADA CLOCK

[DESENHAR A FIGURA 6.11]

A figura acima representa um flip-flop RS básico controlado por uma

sequências de clocks, denominado flip-flop RS com Entrada Clock. Nesse

2
circuito, trocamos os inversores por entradas NE e também acrescentamos o
clock, que irá comandar todo o circuito.

Quando a entrada clock for igual a 0, o flip-flop vai permanecer no seu estado,
mesmo que variem as entradas S e R, pois com o clock = 0, todas as saídas = 1,
o que configura um caso não permitido.

Quando a entrara clock for igual a 1, o circuito poderá exercer a função de um

flip-flop RS básico, já que as portas NE de entrada irão exercer função de
inversores. A tabela abaixo resume todas as possíveis variações de clock e
suas respectivas saídas:

[DESENHAR A TABELA 6.4]

FLIP-FLOP JK
[DESENHAR A FIGURA 6.14]

A figura acima representa um flip-flop JK, que nada mais é do que uma junção
do flip-flop RS básico e um flip-flop RS com entrada clock, ou seja, um flip-flop
RS realimentado.

A tabela abaixo representa a simplificação desse flip-flop:

[DESENHAR A TABELA 6.6]

FLIP-FLOP JK COM ENTRADAS

PRESET E CLEAR
[DESENHAR A FIGURA 6.16]

A figura acima pode assumir valores Q = 1 ou Q = 0, de acordo com a utilização

das entradas Preset (PR) e Clear (CLR).

Ao fazermos uma analise completa desse circuito, vemos que a entrada clock
sendo igual a 0, as saídas J e K serão bloqueadas, entretanto, podemos impor
ao circuito que Q = 1, através da aplicação da entrada Preset a nível lógico 0.
Semelhante a isso, podemos fazer Q = 1, através da aplicação da entrada Clear
de nível lógico 0.

3
Com as entradas permanecendo iguais a 1, o circuito funcionará normalmente
como um flip-flop JK, já visto nesse material. É importante destacar que as
entradas Preset e Clear não poder assumir, simultaneamente, o valor 0, pois
isso seria uma situação não permitida.

Resumidamente, as saídas Preset e Clear são ativas em nível lógico 0,

entretanto, não simultaneamente. A tabela a seguir mostra o resumo da
atuação das entradas Preset e Clear nesse flip -flop:

[DESENHAR A TABELA 6.7]

FLIP-FLOP JK MESTRE-ESCRAVO
[DESENHAR A FIGURA 6.18]

O circuito flip-flop acima representa a resolução para um problema do

circuito flip-flop JK, ele é denominado Flip-flop JK Mestre-escravo.

O problema do flip-flop JK é o seguinte: quando o clock = 1, o circuito funciona

como se fosse um circuito combinacional, pois há passagem das duas entradas
J e K, e também da realimentação. E caso haja uma mudança nas entradas, o
circuito irá apresentar uma nova saída, que irá se alterar inúmeras vezes,
tanto quanto as alterações das entradas J e K.

Ao analisarmos o flip-flop JK mestre-escravo, podemos notar que quando o

clock = 1, há passagem das entradas J e K (circuito mestre), porém não há
passagem das saídas Q1 e Q1| (entradas S e R do circuito escravo), conclui-se
então que quando o clock do circuito mestre for igual a 1, o circuito escravo
será 0. Quando o clock for igual a 0, as saídas Q1 e Q1| ficam bloqueadas no
último estado assumido e entram em R e S desbloqueadas, mudando o estado
do circuito escravo, e por consequência, as saídas Q e Q|. Logo, o problema foi
resolvido, já que o circuito só reconhece as entradas J e K no momento que o
clock = 0.

A tabela abaixo exemplifica a operação do circuito flip-flop JK mestre-escravo:

[DESENHAR A TABELA 6.8]

Abaixo teremos um circuito sensível a descida do clock (a), que significa que
a saída Q vai assumir valores, conforme a situação das entradas JK, somente

4
após a passagem do clock para 0. E também teremos um circuito sensível à
subida do clock (b), que significa que foi colocado um inversos interno à
entrada clock.

[DESENHAR A FIGURA 6.20]

FLIP-FLOP JK MESTRE-ESCRAVO COM

ENTRADA PRESET E CLEAR
[DESENHAR A FIGURA 6.21]

O circuito flip-flop acima é denominado Flip-flop JK Mestre-escravo com

Entrada Preset e Clear.

O controle Preset = 1, faz com que Q = 1. O mesmo ocorre com o controle

Clear, que quando for igual a 1, Q = 0. Como ambos estão ligados
simultaneamente aos circuitos Mestre e Escravo, atuam independente do
valor da entrada clock. A tabela abaixo mostra todos as possíveis situações
desse circuito:

[DESENHAR A TABELA 6.9]

A figura abaixo representa um bloco característico do circuito flip-flop JK

Mestre-Escravo com as entradas Preset e Clear ativas em 0:

[DESENHAR A FIGURA 6.22]

(OBS: AS ESCRITURAS EM /VERMELHO/ SÃO INSTRUÇÕES, NÃO DEVERÃO

SER COPIADAS. O QUE DEVERÁ SER COPIADO É AS RESPECTIVAS TABELAS E
FIGURAS DITADAS NESSA INSTRUÇÃO)