SISTEMA DIGITAL

Inicialmente é necessário conhecer um sistema digital e o que ele faz.

1. O sistema combinacional é aquele em que a saída depende apenas do valor atual
na entrada.
2. O sequencial possui elementos de memória, pois depende do valor da entrada e
também do valor anterior existente em sua saída.

3.
4. SISTEMA DIGITAL
FLIP-FLOP D - DADOS;
FLIP-FLOP T - TOOGLE;
FLIP-FLOP SR – SET-RESET;
FLIP-FLOP JK;
LATCHES: D, SR;
REGISTRADORES E CONTADORES.

Questões para revisão

1. Qual é o estado normal de repouso das entradas de um latch NOR? Qual é o
estado ativo dessas entradas?

2. Quando um FF está setado, qual é o estado das saídas Q e Q?

3. Qual é a única maneira de levar a saída Q de um latch NOR a comutar de 1 para

0?

4. Se o latch NOR na Figura 5.12 fosse substituído por um latch NAND, por que o
circuito não funcionaria adequadamente?
Flip-flops com clock

Resumindo, podemos dizer que as entradas de controle deixam as saídas do FF

prontas para mudar de estado, enquanto a transição ativa da entrada CLK é que de
fato dispara a mudança de estado. As entradas de controle determinam O QUE
ocorrerá com as saídas; a entrada CLK determina QUANDO as saídas serão
alteradas, em função das entradas de controle.

Flip-flops com clock têm entrada de clock (CLK ), que pode ser ativada por (a) uma borda de subida
ou (b) por uma borda de descida.
As entradas de controle determinam o efeito da transição ativa do clock.

Tempos de setup (preparação) e hold (manutenção)

O tempo de setup, tS, é o intervalo de tempo que precede imediatamente a

transição ativa do sinal de clock, durante
o qual a entrada de controle tem de ser mantida no nível adequado. Os fabricantes
de CIs costumam especificar o tempo de setup mínimo permitido tS(mín). Se esse
parâmetro não for considerado, o FF pode responder de modo não confiável
quando ocorrer a transição do clock.
O tempo de hold, tH, é o intervalo de tempo que se segue imediatamente
após a transição ativa do sinal de clock, durante o qual a entrada de controle
síncrona tem de ser mantida no nível adequado. Os fabricantes de CIs costumam
especificar um valor mínimo aceitável para o tempo de hold tH(mín). Se esse
parâmetro não for considerado, o FF não será disparado de maneira confiável.
5.6 FLIP-FLOP S-R COM CLOCK

FIGURA 5.19 (a) Flip-flop S-R com clock que responde apenas à borda de subida do pulso de clock;
(b) tabela-verdade; (c) formas de onda típicas.

A Figura 5.19 (a) mostra o símbolo lógico para um flip-flop S-R com clock
disparado na borda de subida do sinal de clock. Isso significa que o FF pode mudar
de estado apenas quando o sinal aplicado na entrada de clock transitar de 0 para 1.
As entradas S e R controlam o estado do FF como descrito anteriormente para um
latch NOR, mas o FF não responde a essas entradas até que ocorra uma borda de
subida no sinal de clock.
A tabela-verdade na Figura 5.19 (b) mostra, para várias combinações das
entradas S e R, como a saída do FF responde a uma borda de subida na entrada
CLK. Essa tabela-verdade usa algumas nomenclaturas novas. A seta para cima (↑)
indica que uma borda de subida é necessária na entrada CLK; a denominação Q0
indica o nível na saída Q antes da borda de subida do clock. Essa nomenclatura é
usada frequentemente pelos fabricantes de CIs em seus manuais.

Deve-se observar, a partir dessas formas de onda, que o FF não é afetado

pelas bordas de subida dos pulsos de clock. Observe, também, que os níveis
lógicos nas entradas S e R não têm efeito no FF, exceto nos instantes de ocorrência
das bordas de subida do sinal de clock. S e R são entradas de controle síncronas.
Elas controlam para qual estado lógico o FF irá quando ocorrer o pulso de clock; a
entrada CLK é a entrada de disparo (trigger) que faz com que o FF mude de estado
lógico de acordo com os níveis lógicos nas entradas S e R no instante em que
ocorre a transição ativa do clock.

FIGURA 5.21 Versão simplificada do circuito interno de um flip-flop S-R disparado por borda.

A Figura 5.21 mostra esse circuito para um flip-flop S-R disparado por borda.
O circuito contém três seções:
1. Latch NAND básico formado pelas portas NAND no 3 e no 4.
2. Circuito direcionador de pulsos formado pelas portas NAND no 1 e no 2.
3. Circuito detector de borda.

5.7 FLIP-FLOP J-K COM CLOCK

A Figura 5.23(a) mostra um flip-flop J-K com clock disparado por borda de
subida do sinal de clock. As entradas J e K controlam o estado lógico do FF da
mesma maneira que fazem as entradas S e R para um flip-flop S-R com clock,
exceto por uma diferença: a condição em que J = K = 1 não resulta em uma saída
ambígua. Para essa condição, o FF sempre muda para o estado lógico oposto no
instante da borda de subida do sinal de clock. Esse modo é denominado modo de
comutação (toggle mode). Nesse modo, se ambas as entradas J e K forem nível
ALTO, o FF mudará de estado lógico (comutará) para cada borda de subida do sinal
de clock.
 A tabela-verdade mostrada na Figura 5.23(a) resume como o flip-flop J-K
responde às bordas de subida para cada combinação de níveis lógicos nas entradas
J e K. Observe que a tabela-verdade é a mesma do flip-flop S-R com clock (Figura
5.19), exceto para a condição J = K = 1. Essa condição resulta em Q = Q0, o que
significa que o novo valor da saída Q será o inverso do que ela tinha antes da borda
de subida do clock; essa é a operação de comutação.
Circuito interno de um flip-flop J-K disparado por borda

Uma versão simplificada do circuito interno de um flip-flop J-K disparado por borda é
mostrada na Figura 5.25. Esse circuito contém as mesmas três seções do flip-flop S-R
disparadas por borda (Figura 5.21). Na verdade, a única diferença entre os dois circuitos é
que as saídas Q e Q são realimentadas para o circuito direcionador de pulsos formados
pelas portas NAND. Essa conexão de realimentação é que confere ao flip-flop J-K a
operação de comutação para a condição em que J = K = 1.

5.8 FLIP-FLOP D COM CLOCK

A Figura 5.26(a) mostra o símbolo e a tabela-verdade para um flip-flop D com

clock disparado na borda de subida do clock. Ao contrário dos flip-flops S-R e J-K, o
flip-flop D tem apenas uma entrada de controle síncrona, entrada D, que representa
a palavra data (dado). A operação do flip-flop D é muito simples: a saída Q irá para
o mesmo estado lógico presente na entrada D quando ocorrer uma borda de subida
em CLK. Em outras palavras, o nível lógico presente na entrada D será armazenado
no flip-flop no instante em que ocorrer a borda de subida do clock. As formas de
onda mostradas na Figura 5.26(b) ilustram essa operação.
● Considere inicialmente a saída Q em nível ALTO. Quando ocorre a primeira
borda de subida do clock (ponto a), a entrada D é nível BAIXO; a saída Q vai
para o estado 0. Ainda que o nível lógico na entrada D mude entre os pontos
a e b, isso não afeta a saída Q, que armazena o nível BAIXO que estava na
entrada D no ponto a. Quando ocorre uma borda de subida do clock em b, a
saída Q vai para nível ALTO, visto que a entrada D é nível ALTO nesse
instante. A saída Q armazena esse nível ALTO até que uma borda de subida
do clock em c faça com que a saída Q vá para o nível BAIXO, visto que a
entrada D é nível BAIXO nesse instante. De modo similar, a saída Q assume
o nível lógico presente na entrada D, quando ocorrem as bordas de subida do
 clock nos pontos d, e, f e g. Observe que a saída Q permanece em nível
ALTO no ponto e porque a entrada D ainda continua em nível ALTO.
● É importante lembrar, novamente, que a saída Q pode mudar de estado
apenas quando ocorre uma borda de subida no clock. A entrada D não tem
efeito entre bordas de subida do clock.
Um flip-flop D disparado por borda de descida opera da mesma maneira
descrita anteriormente, a diferença é que a saída Q assume o valor da entrada D,
quando ocorre uma borda de descida em CLK. O símbolo para o flip-flop D
disparado por bordas negativas tem um pequeno círculo na entrada CLK.

Implementação de um flip-flop D
5.17 TRANSFERÊNCIA SERIAL DE DADOS: REGISTRADORES
DE DESLOCAMENTO

Antes de descrevermos a operação de transferência serial de dados, temos de

analisar a configuração básica de um registrador de deslocamento. Um registrador de
deslocamento é um grupo de FFs organizados de modo que os números binários
armazenados nos FFs sejam deslocados de um FF para o seguinte a cada pulso de clock.
Você, sem dúvida, já viu registradores de deslocamento em operação em dispositivos tais
como uma calculadora eletrônica, em que os dígitos mostrados no display são deslocados
cada vez que você tecla um novo dígito. Essa operação é similar à que acontece em um
registrador de deslocamento.
Transferência serial entre registradores
5.18 DIVISÃO DE FREQUÊNCIA E CONTAGEM

Os pontos importantes a serem observados são os seguintes:

1. O FF Q0 comuta na borda de descida de cada pulso na entrada de clock. Assim, a forma
de onda da saída Q0 tem
uma frequência que é exatamente a metade da frequência dos pulsos de clock.
2. O FF Q1 comuta de estado cada vez que a saída Q0 vai do nível ALTO para o BAIXO. A
forma de onda de Q1 tem
uma frequência exatamente igual à metade da frequência da saída Q0 e, portanto, um
quarto da frequência do sinal
de clock.
3. O FF Q2 comuta de estado cada vez que a saída Q1 vai do nível ALTO para o BAIXO.
Assim, a forma de onda Q2
tem a metade da frequência de Q1 e, portanto, um oitavo da frequência de clock.
4. A saída de cada FF é uma forma de onda quadrada (tem ciclo de trabalho de 50 por
cento).
Como vimos, cada FF divide a frequência do sinal de sua entrada por 2. Assim, se
acrescentarmos um quarto FF a essa cadeia, ele teria frequência igual a 1/16 da frequência
de clock, e assim por diante. Usando um número apropriado de FFs, esse circuito pode
dividir uma frequência por qualquer potência de 2. Especificamente, usando N flip-flops
produziremos uma frequência de saída do último FF que seria igual a 1/2N da frequência de
entrada.
Essa aplicação com flip-flops é conhecida como divisor de frequência.
Diagrama de transição de estados

Outra maneira de mostrar como os estados dos FFs mudam a cada pulso de clock
aplicado é pelo uso de um diagrama de transição de estados, conforme está ilustrado na
Figura 5.47. Cada círculo representa um estado possível, indicado pelo número binário
dentro do círculo. Por exemplo, o círculo contendo o número binário 100 representa o
estado 100 (ou seja, Q2 = 1, Q1 = Q0 = 0).
As setas que conectam um círculo ao outro mostram como ocorre a mudança de um estado
para o outro, conforme os pulsos de clock são aplicados. Observando um estado de um
círculo em particular, vemos qual é o estado anterior e o posterior. Por exemplo, observando
o estado 000, vemos que ele é alcançado quando o contador está no estado 111, e o pulso
de clock é aplicado. Da mesma maneira, vemos que o estado 000 sempre é seguido pelo
estado 001.
Usaremos diagramas de transição de estados para ajudar a descrever, analisar e
projetar contadores e outros circuitos sequenciais.

Módulo do contador

O contador mostrado na Figura 5.45 tem 2^3 = 8 estados diferentes (000 a 111).
Dizemos que é um contador de módulo 8, em que o valor do módulo indica o número de
estados da sequência de contagem. Se um quarto FF fosse acrescentado, a sequência de
estados contaria, em binário, de 0000 a 1111, em um total de 16 estados. Este seria um
contador de módulo 16. Em geral, se N flip-flops estão conectados na configuração
mostrada na Figura 5.45, o contador resultante terá 2N estados diferentes e, portanto, será
um contador de módulo 2N. Esse contador é capaz de contar até 2N – 1 antes de
retornar ao estado 0.
O valor do módulo de um contador também indica a razão entre a frequência de entrada e a
obtida na saída do último flip-flop. Por exemplo, um contador de quatro bits possui quatro
FFs, em que cada um representa um dígito binário (bit), sendo assim um contador de
módulo 24 = 16. Portanto, este contador pode contar até 15 (= 24 – 1). Ele também pode
ser usado para dividir a frequência de entrada por 16 (o valor do módulo do contador).
CONTADOR ASSÍNCRONO (ONDULANTE)
 EXERCÍCIOS
1.

2.
3.
DÚVIDAS