8 Flip-Flops e Dispositivos Correlatos

Eletrnica Digital
Prof. Arthur Braga
Tpicos
n
Flip-Flops e Dispositivos Correlatos
Latch com portas NAND

Latch com portas NOR
Latch D
Sinais de Clock
Flip-Flops com Clock
n
n
n
Flip-Flop S-R
Flip-Flop J-K
Flip-Flop D
Entradas Assncronas
Smbolos IEEE/ANSI
Consideraes sobre temporizao em Flip-Flops
Problemas Potenciais de temporizao em circuitos com FFs
Flip-Flops Mestre / Escravo
Aplicaes com Flip-Flops
FLIP-FLOPS e
DISPOSITIVOS
CORRELATOS

Os circuitos lgicos estudados at o momento dependiam apenas dos nveis
lgicos de entrada para, a cada instante de tempo, gerar suas sadas todos
eram circuitos lgicos combinacionais.
Quaisquer condies de entrada anteriores no tinham efeito sobre as sadas
atuais, porque um circuito lgico combinacional no possui memria.
Entretanto, a maioria dos sistemas digitais constituda de circuitos
combinacionais e de elementos de memria, conforme o diagrama abaixo.

Na parte combinacional: recebe sinais externos e sadas dos elementos de
memria.
No elemento de memria: armazena entradas anteriores, sendo o elemento
de memria mais importante o flip-flop.
O que o flip-flop ?
Flip-Flops e Dispositivos CorrelatosK

O Flip-Flop
Embora uma porta lgica, por si, no tenha capacidade de armazenamento,
algumas delas podem ser conectadas entre si de tal forma que permita o
armazenamento de informao.
Abaixo mostrado um tipo de smbolo genrico para representar um flip-flop.
Esse smbolo apresenta duas sadas oposta entre si.
As entradas do FF so usadas para fazer com que o mesmo comute entre os

seus possveis estados de sada. Em geral, a maioria das entradas dos FFs
precisa ser apenas momentaneamente ativada para provocar mudana na
sada, sendo que a sada permanece no novo estado mesmo aps o pulso de
entrada ter terminado.
MEMRIA

O Flip-Flop
O flip-flop conhecido por outros nomes, incluindo latch e multivibrador
biestvel. O termo latch usado para certos tipos de FFs. O termo
multivibrador biestvel uma denominao mais tcnica para um FF.
O circuito de um FF mais simples pode ser construdo a partir de duas portas
NAND ou duas portas NOR.

As sadas das portas, em condies normais, esto sempre em nveis lgicos
inversos. Existem duas entradas no latch: SET a que leva Q para o estado 1;
e a entrada CLEAR a que leva Q para o estado 0.
As entradas esto normalmente em repouso no estado ALTO, e uma delas
pulsada em nvel baixo sempre que se deseja alterar as sadas do latch.
Incialmente, observe que SET = RESET = 1, pode levar a duas configuraes.
Como essas configuraes podem ser usadas, e como realizar mudanas

na sada ?

Setando o latch (FF)
Quando a entrada SET momentaneamente pulsada em nvel BAIXO,
enquanto a entrada CLEAR mantida em nvel ALTO, h mudana nas sadas
do latch. As figuras abaixo demonstram essa mudana para as duas condies
anteriormente vistas do latch.
1

Resetanto o latch (FF)
Quando a entrada CLEAR momentaneamente pulsada em nvel BAIXO,
enquanto a entrada SET mantida em nvel ALTO, tambm h mudana nas
sadas do latch. As figuras abaixo demonstram essa mudana para as duas
condies incialmente vistas do latch.
Quais concluses tiramos ?

H alguma configurao na entrada no testada ?

Setando e Resetanto simultaneamente
O ltimo caso a ser considerado seria as entradas SET e CLEAR serem
pulsadas em nvel BAIXO simultaneamente. Esse procedimento gera nvel
ALTO em ambas as sadas das portas NAND, de forma que chegamos a uma
condio indesejada, uma vez que as duas sadas so supostamente
complementares entre si.
Alm disso, quando as entradas SET e CLEAR retornarem para o nvel ALTO,
o estado resultante da sada depender de qual entrada retornou primeiro para
o nvel ALTO. Transies simultneas de volta para o nvel 1 produziro
resultados imprevisveis

Representaes Alternativas
A partir da descrio do funcionamento do latch com portas NAND, ficou claro
que as entradas SET e RESET so ativas em nvel BAIXO.
Um latch tambm pode ser implementado usando apenas portas NOR ...

Duas portas NOR interligadas de modo cruzado podem ser usadas como um
latch com portas NOR. Abaixo essa configurao exibida, de forma similar
configurao do latch NAND, exceto pelo fato da mudana na tabela-verdade.
SET e CLEAR so ativadas

em nvel ALTO, ao invs de
em nvel BAIXO.

APLICAO:
Latch D (Latch Transparente)K

Caso seja adicionado um circuito direcionador de pulso a um latch S-R (ou
S-C), obtem-se um novo circuito latch que no possui condio invlida.
Este circuito chamado latch D ou latch transparente.
A entrada comum das portas que implementam o circuito

direcionador denominada entrada de habilitao
(enable, abreviado por EN).
Se EN = 1, a sada Q ser igual entrada D
(transparente).
Se EN = 0, a sada Q no ser modificada (guarda o
ltimo valor memria).
Latch D (Latch Transparente)K

Acompanhe abaixo o comportamento de um latch D para as formas de onda
dadas:
Exemplos de aplicaes para os Latches ???
Exemplo de Aplicao de Latches

ALARME
Considere que o fototransistor abaixo esteja inicialmente recebendo um feixe
do diodo emissor de luz (LED) D1, e que o latch S-R tenha sido previamente
levado para Q = 0 (resetado) ao abrir a chave SW1 momentaneamente.
O que acontece se o feixe for momentaneamente interrompido ???

ALARME
de luz do fotodiodo D1, e que o latch S-R tenha sido previamente levado para
Q = 0 (resetado) ao abrir a chave SW1 momentaneamente.
0
1

E se o feixe for re-estabelecido ???

ALARME
de luz do fotodiodo D1, e que o latch S-R tenha sido previamente levado para
Q = 0 (resetado) ao abrir a chave SW1 momentaneamente.
1
(mantido)

E se o feixe for re-estabelecido ???
Flip-Flops Resumo - Latches S-R

10
Flip-Flops Resumo - Latch D ou TransparenteK
Qual o estado de um FF logo aps ter sido

energizado ?

Estado do flip-flop quando energizado
Quando o circuito energizado, no possvel prever o estado inicial da
sada do flip-flop se as entradas SET e RESET estiverem inativas (ou seja, S
= R = 1 para um latch NAND, S = R = 0 para um latch NOR).
Se um latch ou FF tiver que iniciar em um estado particular para garantir uma

operao adequada de um circuito, ele ter de ser colocado no estado
desejado, ativando momentaneamente a entrada SET ou RESET no incio da
operao do circuito.
Quando pode ocorrer mudana na sada de um FF ?
11

Pulsos Digitais
Nos latches S-R observamos que um sinal na entrada pode passar de um
estado normal inativo para o estado oposto (ativo), afetando a sada do
circuito, e depois retornar para o estado inativo mantendo a nova sada.
Estes sinais so chamados de PULSOS. E certas caractersticas destes sinais
devem ser observadas como: o tempo de subida (tr rise time), o tempo de
descida (tf fall time) e a durao (largura) do pulso (tw) .
Mas...
Quando vo
ocorrer esses
pulsos (e as
mudanas
nas sadas) ?
BORDAS
Sinais de clock e flip-flop com clock

Os sistemas digitais podem funcionar tanto no modo assncrono quanto no
sncrono. Nos sistemas assncronos, as sadas de circuitos lgicos podem
mudar de estado a qualquer momento em que uma ou mais entradas mudem
de estado. Em sistemas sncronos, os momentos exatos em que uma sada
qualquer pode mudar de estado so determinados por um sinal normalmente
denominado clock.
Um sistema assncrono geralmente mais difcil de projetar e analisar !
12
Flip-flops com clock

Sistemas Sncronos
1. Os sistemas digitais, em sua maioria, so sncronos (embora tenham
algumas partes assncronas).
2. A anlise de defeitos desses sistemas mais fcil pois as sadas desses
circuitos s podem mudar de estado em instantes especficos.
3. A sincronizao dos eventos com o sinal de clock obtida com o uso de
flip-flops com clock que so projetados para mudarem de estado em uma
das transies do sinal de clock.
Vrios tipos de FFs com clock so usados em um grande nmeros de
aplicaes.
Flip-flops com clock

Caractersticas comuns a FFs com clock
1. Os FFs com clock tm a entrada de clock denominada CLK, CK ou CP. Na
maioria desses FFs a entrada CLK disparada por borda isso
indicado por um pequeno tringulo nessa entrada. Isso diferencia os FFs
dos latches que so disparados por nvel.
2. FFs com clock tm uma ou mais entradas de controle que podem ter
vrios nomes, dependendo do seu funcionamento. As entradas de
controle no tero efeito na sada Q at que uma transio ativa do
clock ocorra.
13
Flip-flops com clockK

Caractersticas comuns a FFs com clock
3. Em resumo, as entradas de controle deixam as sadas do FF prontas para
mudarem de estado, mas apenas a transio ativa da entrada CLK que
dispara essa mudana de estado.
Dada essa dependncia, dois parmetros de temporizao devem ser
observados para o funcionamento adequado de um FF com clock.
Tempos de setup (preparao) e hold (manuteno)

O tempo de setup, ts, o intervalo de tempo que precede a transio ativa do
clock durante o qual a entrada de controle deve ser mantida.
O tempo de hold, tH, o intervalo de tempo que se segue aps a transio
ativa do clock durante o qual a entrada de controle deve ser mantida.
Exemplos
de FFs com
clock ??
Flip-flop S-R com clockK

A figura abaixo mostra o smbolo lgico para um flip-flop S-R com clock que
disparado na borda positiva do clock. As entradas S e R controlam o
estado do FF conforme a tabela-verdade abaixo (semelhante do latch NOR).
A tabela-verdade do FF S-R com clock usa nomenclatura nova: a seta para

cima ( ) indica que uma borda de subida necessria na entrada CLK. A
denominao Q0 ainda indica o nvel na sada Q antes da borda de subida do
clock.
14

Considerando que se obedea aos tempos de setup e hold, ilustra-se abaixo a
operao do FF S-R com clock disparado na borda positiva.
Deve-se observar, a partir dessas formas de onda, que se a borda ativa do FF

na transio positiva, o FF no afetado pelas transies negativas dos
pulsos de clock.

A figura abaixo mostra o smbolo e a tabela-verdade para um flip-flop S-R
disparado na transio negativa que ocorre na entrada CLK. O pequeno
crculo e o pequeno tringulo na entrada CLK indicam que o FF disparado
apenas na transio de 1 para 0.
Tanto FFs disparados por borda positiva quanto os disparados por borda
negativa so usados em sistemas digitais.
Como relacionar o latch S-R com o flip-flop S-R com clock ???
15

Circuito interno de um flip-flop disparado por borda
O circuito formado por trs sees: (i) latch NAND bsico, (ii) circuito
direcionador de pulsos e (iii) circuito detector de borda.
Como seria o circuito detector de borda ???

Circuito interno de um flip-flop disparado por borda
O circuito detector de borda pode ser implementado a partir dos circuitos
abaixo: (a) borda positiva e (b) borda negativa.
H outros FFs com clock, alm do FF S-R ???
16
Flip-flop J-K com clockK

A figura abaixo mostra o smbolo lgico e a tabela-verdade para um FF J-K
com clock que disparado na borda positiva do clock. As entradas J e K
controlam o estado do FF da mesma forma que fazem as entradas S e R para
um FF S-R com clock, exceto por uma importante diferena: a condio em
que J = K = 1 no resulta em uma sada ambgua.
Para a condio J = K = 1, o FF sempre ir mudar para o estado lgico

oposto no instante da transio positiva do sinal de clock. Esse modo
denominado modo de comutao.
EXEMPLO ???

As formas de onda abaixo, considerando que se obedea aos tempos de setup
e hold, ilustram a operao do flip-flop J-K com clock.
Como o circuito interno de um FF J-K ???
17

Circuito interno de um flip-flop J-K disparado por borda
O circuito tambm formado por trs sees: (i) latch NAND bsico, (ii)
circuito direcionador de pulsos e (iii) circuito detector de borda.
O circuito direcionador recebe realimentao das sadas !
Flip-flop D com clockK

A figura abaixo mostra o smbolo lgico e a tabela-verdade para um flip-flop D
com clock que disparado na borda positiva do clock. Ao contrrio dos FFs SR e J-K, o FF D tem apenas uma entrada de controle sncrona, entrada D, que
representa a palavra data (dado).
A operao do flip-flop D simples: a sada Q ir para o mesmo estado lgico

da entrada presente na entrada D quando ocorrer uma transio positiva em
CLK.
Em resumo: o nvel lgico presente na entrada D ser armazenado no
flip-flop no instante em que ocorrer a borda de subida do clock.
18

As formas de onda abaixo, considerando que se obedea aos tempos de setup
e hold, ilustram a operao do flip-flop D com clock.

Implementao de um flip-flop D
Um FF D disparado por borda facilmente implementado acrescentando um
nico INVERSOR a um FF J-K disparado por borda.
Qual seria uma aplicao para o FF D ???
19

Transferncia de dados em paralelo
Entradas Assncronas
Para os FFs com clock estudados at o momento, as entradas S, R, J, K e D
tm sido denominadas entradas de controle. Essas entradas tambm podem
ser ditas entradas sncronas, pois seus efeitos na sada do FF so
sincronizados com a entrada CLK.
Entretanto, h tambm entradas assncronas em FFs com clock que operam
independentemente das entradas sncronas e do clock. Dizemos que essas
entradas assncronas so entradas de sobreposio.
EXEMPLO
20
Smbolos IEEE/ANSI
Da mesma forma que para as portas lgicas padro, h uma simbologia
IEEE/ANSI para os flip-flops.
FIGURA 5-31 Smbolos IEEE/ANSI para (a) um nico flip-flop J-K disparado por borda e (b) um CI
comercial (74LS112 que um duplo flip-flop J-K disparado por borda negativa).
Smbolos IEEE/ANSI
FIGURA 5-32 Smbolos IEEE/ANSI para (a) um nico flip-flop D disparado por borda e (b) um CI
comercial (74HC175 que um CI qudruplo de flip-flops com clock e clear comuns).
H consideraes sobre a temporizao dos sinais usados nos FFs que devem
ser observadas para que estes dispositivos funcionem adequadamente.
21
Consideraes sobre temporizao em flip-flops

Os fabricantes de CIs de flip-flops especificam vrios parmetros de temporizao
importantes e caractersticas que tm que ser consideradas antes que um FF seja usado
em algum circuito.
Tempos de setup e hold: representam

parmetros que tm que ser considerados
para o disparo confivel dos FFs. As folhas
de dados fornecidas pelos fabricantes de CI
sempre especificam os valores mnimos de
tS e tH .
Atrasos de propagao: representa um

tempo de atraso a partir do instante em que
o sinal aplicado at o instante em que a
sada comuta de estado. As folhas de dados
fornecidas pelos fabricantes de CI sempre
especificam os atrasos mximos tPLH e tPHL.

Frequncia Mxima de Clock (fMAX): maior frequncia que pode ser aplicada na
entrada CLK de um FF mantendo ainda um disparo confivel de fabricante para
fabricante pode haver diferenas.
Tempos mnimos de durao do

pulso de clock nos nveis ALTO
[tw(H)] e BAIXO [tw(L)]
Largura
de
pulsos
assncronos
ativos: tempo mnimo de durao que a

entrada CLEAR ou PRESET tem de ser
mantida em estado ativo.
Tempos de transio do clock: Para garantir um disparo confivel, os tempos de

transio da forma de onda do clock (tempos de subida e descida) devem ser mantidos
muito pequenos:para TTL, um tempo 50 ns; para CMOS um tempo 200 ns.
22
Problemas potenciais
circuitos com FFs
de
temporizao
em
Em muitos circuitos digitais a sada de um FF conectada diretamente, ou por

meio de portas lgicas, entrada de outro FF, e ambos so disparados pelo
mesmo sinal de clock. Isto representa um problema potencial de
temporizao uma situao tpica apresentada abaixo.
O potencial problema do circuito : como Q1 muda de estado na borda de

descida do pulso de clock, a entrada J2 de Q2 estar mudando de estado quando receber
a mesma borda de descida do pulso de clock. Isso pode conduzir a uma resposta
imprevisvel de Q2.
Se: th tpropagao Potencial Problema
23
Flip-Flops Mestre/Escravo
Antes do desenvolvimento dos FFs disparados por borda que requerem um
tempo de hold pequeno ou nulo, os problemas de temporizao eram
frequentemente tratados usando uma classe de FFs denominada FFs
mestre/escravo.
Um FF mestre/escravo constitudo de dois FFs. Na borda de subida do sinal
de clock, os nveis presentes nas entradas de controle (J, K, D) so usados
para determinar a sada do FF mestre. Quando o sinal CLK vai para o nvel
BAIXO, o estado do FF mestre transferido para o FF escravo, cujas sadas
so Q e Q. Assim, as sadas Q e Q mudam de estado aps a borda de descida
do clock.
Flip-Flops Mestre/Escravo
Antes do desenvolvimento dos FFs disparados por borda que requerem um
tempo de hold pequeno ou nulo, os problemas de temporizao eram
freqentemente tratados usando uma classe de FFs denominada FFs
mestre/escravo.
Um FF mestre/escravo constitudo de dois FFs. Na borda de subida do sinal
de clock, os nveis presentes nas entradas de controle (J, K, D) so usados
para determinar a sada do FF mestre. Quando o sinal CLK vai para o nvel
BAIXO, o estado do FF mestre transferido para o FF escravo, cujas sadas
so Q e Q. Assim, as sadas Q e Q mudam de estado aps a borda de descida
do clock.
Esses FFs mestre/escravo funcionam de maneira muito parecida com os FFs
disparados por borda negativa, exceto por uma importante desvantagem: as
entradas de controle tm de ser mantidas estveis enquanto CLK for nvel
ALTO, ou uma operao imprevisvel pode ocorrer.
24
Aplicaes com Flip-Flops

Flip-flops disparados por borda (com clock) so dispositivos versteis que
podem ser usados em uma ampla variedade de aplicaes, incluindo:
contagem, armazenamento binrio de dados, transferncia de dados, e
muito mais.
Quase todas essas aplicaes usam FFs com clock, e muitas delas esto
includas na categoria de circuitos sequenciais.
Um circuito sequencial aquele em que as sadas seguem uma sequncia
pr-determinada de estados, com um novo estado ocorrendo a cada pulso de
clock.
EXEMPLOS de algumas aplicaes bsicas de FFs com clock ???
Sincronizao de Flip-Flops
A maioria dos sistemas digitais opera de forma essencialmente sncrona e a
maioria dos sinais muda de estado em sincronismo com as transies do
clock. Em muitos casos, entretanto, haver um sinal externo que no estar
sincronizado com o clock; em outras palavras, ele ser um sinal assncrono.
Esse sinal aleatrio poder produzir resultados imprevisveis e indesejados.
Exemplo
A figura abaixo mostra uma situao em que o sinal de entrada A gerado a
partir de uma chave, sem o efeito de trepidao, acionada por um operador.
O problema que, por ser assncrona, a entrada A pode produzir pulsos

parciais de clock na sada X.
Como evitar a ocorrncia desses pulsos parciais de clock ???
25
Sincronizao de Flip-Flops
Soluo:
Ao se adicionar um flip-flop D ao circuito, podemos solucionar o problema de
pulsos parciais na sada.
Detectando uma Sequncia de Entrada

Em muitas situaes, uma sada ativada apenas quando as entradas so
ativadas em uma determinada sequncia. Isso no pode ser realizado usando
apenas lgica combinacional, sendo necessrio o uso da caracterstica de
armazenamento dos FFs.
Por exemplo, uma porta AND pode ser usada para determinar quando duas
entradas A e B esto ambas em nvel ALTO, mas a sua sada responder da
mesma forma independente de qual entrada foi primeiro para o nvel ALTO.
Porm, suponha que desejamos gerar uma sada em nvel ALTO apenas se a
entrada A for para nvel ALTO e, alguns instantes depois, a entrada B for
para nvel ALTO.
Como implementar esse sistema ???????????
26
Detectando uma Sequncia de Entrada

Considerando inicialmente Q = 0, as formas de onda abaixo mostram como o
sistema baseado no flip-flop D obedece ao comportamento desejado.
Para que esse circuito funcione adequadamente, a entrada A tem de estar

em nvel ALTO antes da entrada B por pelo menos um intervalo de tempo
igual ao tempo de setup requerido pelo FF.
Armazenamento e Transferncia de Dados

O uso mais comum de flip-flops no armazenamento de dados ou
informaes. Esses dados so geralmente armazenados em grupos de FFs
denominados registradores.
Uma das operaes mais comuns realizada sobre os dados armazenados em
FFs ou registradores a operao de transferncia de dados. Essa operao
ilustrada abaixo para os flip-flops S-R, J-K e D.
27

Entretanto, a operao de transferncia tambm pode ser obtida usando
entradas assncronas de um FF (transferncia assncrona), conforme o
circuito da figura abaixo.
O uso mais comum de flip-flops no armazenamento de dados ou

informaes. Esses dados so geralmente armazenados em grupos de FFs
denominados registradores.
Caso se precise transferir dados entre grupos de FFs (REGISTRADORES) ?

Transferncia paralela de dados
28
Aplicao em Microcomputador
Um Registrador pode ser utilizado para armazenar informaes vindas de um
microprocessador (MPU).
A Transferncia Serial de dados tambm pode ser realizada com FFs ?
Transferncia Serial de Dados:Registradores de

Deslocamento
Um registrador de deslocamento um grupo de FFs organizados de modo que
os nmeros binrios armazenados nos FFs sejam deslocados de um FF para o
seguinte a cada pulso de clock.
DATA IN
x3
x2
x1
x0
Considerao:
th < tpropagao
Como ocorreria a transferncia serial entre REGISTRADORES ?
29
Transferncia Serial de Dados:Registradores de

Deslocamento
Transferncia serial entre registradores
Diviso de frequncia e contagem
observe !
30

Alm de funcionar como um divisor de frequncia, o circuito apresentado
tambm funciona como um contador binrio. Isso pode ser demonstrado
analisando-se a sequncia de estados dos FFs aps a ocorrncia de cada
pulso de clock. A tabela de estados do circuito mostra esse comportamento.

Outra forma de mostrar como os estados dos FFs mudam a cada pulso de
clock aplicado atravs do uso de um diagrama de transio de estados.
Estes diagramas de transio de estados so usados para auxiliar na

descrio, anlise e projeto de circuitos sequnciais.
Tambm podemos utilizar um FF para implementar um Gerador de Clock !
31
Exemplo de Gerador de Clock (555)
Modo
Astvel

O 555 tem trs modos de operao:
MODO ASTVEL: o CI 555 opera como um oscilador. Os usos incluem
pisca-pisca de LED, geradores de pulso, relgios, geradores de tom,
alarmes de segurana, etc.
MODO MONOESTVEL: nesta configurao, o CI 555 funciona como um
disparador. Suas aplicaes incluem temporizadores, detector de pulso,
chaves imunes a rudo, interruptores de toque, etc.
MODO BIESTVEL: o CI 555 pode operar como um flip-flop (um latch SR). As aplicaes incluem interruptores imunes a rudo, etc.
CURIOSIDADE: o nome "555" foi adotado em aluso ao fato de que
existe uma rede interna (divisor de tenso) de trs resistores de 5k
(1K=1000) ohms que servem de referncia de tenso para os
comparadores do circuito integrado.
32
Exemplo de Gerador de Clock
33
Comparador
5V
0V
34
555 como ASTVEL (gerador de clock)

IMPORTANTE: Razo Cclica (D) maior que 50%
0,693(Ra+Rb)*C
0,693*Rb*C
1,44/[(Ra+2Rb)*C]
D=
Talto
Talto + Tbaixo
35
555 como ASTVEL (gerador de clock)

IMPORTANTE: Razo Cclica (D) de 0% - 100%
Talto = 0,75.Ra.C
0,94*Ra*C
Tbaixo = 0,94*Rb*C
0,75.Rb.C
555 como MONOESTVEL
36
555 como BIESTVEL

Modo Biestvel: o CI 555 pode operar como um flip-flop (um latch S-R) - no
f utilizado capacitor. As aplicaes incluem interruptores imunes a rudo, etc.
Nesta configurao, os pinos 5 e 7 no so utilizados.
555 como BIESTVEL

Modo Biestvel: o CI 555 pode operar como um flip-flop (um latch S-R) - no
f utilizado capacitor. As aplicaes incluem interruptores imunes a rudo, etc.
Nesta configurao, os pinos 5 e 7 no so utilizados.
37
Bibliografia Bsica
n
n
n
n
Tocci, R. J., Widmer, N. S., Moss, G. L.; Sistemas

Digitais - Princpios e Aplicaes - 11 Ed, Editora
Pearson, 2011.
Szajnberg, Mordka; Eletrnica Digital - Teoria,
Componentes E Aplicaes LTC, 2014.
Floyd, Thomas L.; Sistemas Digitais Fundamentos
e Aplicaes - 9 Ed, Editora Bookman, 2007.
Pedroni, V. A.; Eletrnica Digital Moderna e VHDL,
Editora Elsevier, 2010.
Material da Disciplina
SIGAA - Sistema Integrado de Gesto de Atividades Acadmicas
38

8 Flip-Flops e Dispositivos Correlatos

Enviado por

Dados do documento

Descrição original:

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

8 Flip-Flops e Dispositivos Correlatos

Enviado por

Direitos autorais:

Formatos disponíveis

Eletrnica Digital

Prof. Arthur Braga

Flip-Flops e Dispositivos Correlatos

Latch com portas NAND

Flip-Flops e Dispositivos Correlatos

Flip-Flops e Dispositivos Correlatos

Flip-Flops e Dispositivos CorrelatosK

As entradas do FF so usadas para fazer com que o mesmo comute entre os

Flip-Flops e Dispositivos CorrelatosK

Latch com portas NAND

Flip-Flops e Dispositivos CorrelatosK

Como essas configuraes podem ser usadas, e como realizar mudanas

Flip-Flops e Dispositivos CorrelatosK

Flip-Flops e Dispositivos CorrelatosK

Quais concluses tiramos ?

Flip-Flops e Dispositivos CorrelatosK

Flip-Flops e Dispositivos CorrelatosK

Flip-Flops e Dispositivos CorrelatosK

SET e CLEAR so ativadas

Flip-Flops e Dispositivos CorrelatosK

Latch D (Latch Transparente)K

A entrada comum das portas que implementam o circuito

Latch D (Latch Transparente)K

Exemplos de aplicaes para os Latches ???

Exemplo de Aplicao de Latches

O que acontece se o feixe for momentaneamente interrompido ???

Exemplo de Aplicao de Latches

O que acontece se o feixe for momentaneamente interrompido ???

Exemplo de Aplicao de Latches

O que acontece se o feixe for momentaneamente interrompido ???

Flip-Flops Resumo - Latches S-R

Latch com portas NOR

Flip-Flops Resumo - Latch D ou TransparenteK

Qual o estado de um FF logo aps ter sido

Flip-Flops e Dispositivos CorrelatosK

Se um latch ou FF tiver que iniciar em um estado particular para garantir uma

Quando pode ocorrer mudana na sada de um FF ?

Flip-Flops e Dispositivos CorrelatosK

Sinais de clock e flip-flop com clock

Um sistema assncrono geralmente mais difcil de projetar e analisar !

Flip-flops com clock

Flip-flops com clock

Flip-flops com clockK

Tempos de setup (preparao) e hold (manuteno)

Flip-flop S-R com clockK

A tabela-verdade do FF S-R com clock usa nomenclatura nova: a seta para

Flip-flop S-R com clockK

Deve-se observar, a partir dessas formas de onda, que se a borda ativa do FF

Flip-flop S-R com clockK

Flip-flop S-R com clockK

Como seria o circuito detector de borda ???

Flip-flop S-R com clockK

H outros FFs com clock, alm do FF S-R ???

Flip-flop J-K com clockK

Para a condio J = K = 1, o FF sempre ir mudar para o estado lgico

Flip-flop J-K com clockK

Como o circuito interno de um FF J-K ???

Flip-flop J-K com clockK

O circuito direcionador recebe realimentao das sadas !

Flip-flop D com clockK

A operao do flip-flop D simples: a sada Q ir para o mesmo estado lgico

Flip-flop D com clockK

Flip-flop D com clockK