Circuitos Sequenciais

UNIVERSIDADE FEDERAL DE
UBERLÂNDIA
FEELT - Faculdade de Engenharia Elétrica
FEELT31409-Sistemas Digitais
FEELT49040-Eletrônica Digital
Circuitos sequenciais
Uberlândia – MG
Maio - Junho
2023
4.0 Circuitos sequenciais
4.1. Latches e Flip-flops
Latch (Flip-flop RS)
Flip-flop RS com clock
Flip-flop S-R disparado por borda
Flip-flop D disparado por borda
Flip-flop J-K disparado por borda
4.2. Circuitos sequenciais síncronos e assíncronos
4.2.1. Registrador de deslocamento
Conversor Série-Paralelo
Conversor Paralelo-Série
Registrador de Deslocamento Utilizado como Multiplicador ou Divisor por 2
4.2.2. Contadores assíncronos e síncronos
Contadores assíncronos
Contador de pulsos
Contador de Década
Contador Sequencial Assíncrono de 0 a n
Contadores síncronos
Contador síncrono de 4 bits
Contador de Década
O latch é um tipo de dispositivo de
armazenamento temporário que tem dois Símbolo lógico
estados estáveis (biestável) e é para o latch S-R
normalmente colocado numa categoria
separada dos flip-flops. Os latches são
similares aos flip-flops porque eles são
dispositivos biestáveis que podem
permanecer em um dos dois estados
estáveis usando uma configuração de
realimentação, na qual as saídas são
conectadas de volta às entradas opostas.
A principal diferença entre os latches e
os flip-flops é o método usado para a
mudança de estado deles.
Os flip-flops são dispositivos Flip-flop RS disparado

biestáveis síncronos, também por borda de descida
conhecidos como multivibradores
biestáveis. Nesse caso, o termo
síncrono significa que a saída muda
de estado apenas no memento
especificado pela entrada de disparo
denominada de clock (CLK), a qual
é indicada como uma entrada de
controle (C); ou seja, as mudanças
na saída ocorrem em sincronismo
com o clock.
0 1 0 0 0
S = 0, R = 0, estado de
memorização QF = QA
0
1 1 1 1
0 1 0 0 0
S = 0, R = 1, QF = 0;
1
reseta a saída.
0 1 1 1
1 0 0 1 1
S = 1, R = 0, QF = 1;
seta a saída.
0
1 1 1 0
1 0 0 1 1
S = 1, R = 1,
condição inválida ou
1 proibida.
0 1 1 1
Flip-flop RS com clock
Flip-flop Disparados por Borda
Um flip-flop disparado por borda muda de estado na
borda positiva (borda de subida) ou na borda negativa (borda
de descida) do pulso de clock e é sensível às entradas apenas
nas transições o clock. Essa seção aborda três tipos de flip-
flops disparados por borda: S-R, D e J-K. Embora o flip-flop
S-R não esteja disponível na forma de CI, ele é a base dos flip-
flops D e J-K.
O símbolo lógico para todos esses flip-flops são mostrados
na figura a seguir. Observe que cada tipo pode ser disparado na
borda positiva (sem o pequeno círculo na entrada C) ou
disparado na borda negativa (com o pequeno círculo na
entrada C).
• Flip-flop S-R disparado por borda
• Flip-flop D disparado por borda
• Flip-flop J-K disparado por borda

Flip-flop S-R
As entradas S e R do flip-flop S-R são denominadas entradas
síncronas porque os dados nessas entradas são transferidos para a
saída do flip-flop apenas na borda de disparo do pulso de clock.
Quando S for nível ALTO e R for nível BAIXO, a saída Q vai
para nível ALTO na borda de disparo do pulso de clock, estando o
flip-flop setado. Quando S for nível BAIXO e R for nível ALTO, a
saída Q vai para o nível BAIXO na borda de disparo do pulso de
clock, estando o flip-flop resetado.
Quando as entradas S e R estiverem em nível BAIXO, a saída
não muda de estado permanecendo no estado anterior. Uma
condição inválida existe quando S e R forem nível ALTO.
Flip-flop S-R
As entradas S e R do
flip-flop S-R são
denominadas entradas
síncronas porque os
dados nessas entradas
são transferidos para
a saída do flip-flop
apenas na borda de
disparo do pulso de
clock.
Flip-flop S-R
O flip-flop não
pode mudar de
estado exceto na
borda de disparo
de um pulso de
clock.
Flip-flop S-R
Flip-flop S-R
Tabela-verdade para um flip-flop S-R disparado por borda positiva
Flip-flop S-R
(a) Flip-flop S-
R com clock
que responde
apenas à borda
de subida do
pulso de clock;
(b) tabela de
função; (c)
formas de
onda típicas.
Flip-flop S-R
Versão simplificada do circuito interno de um flip-flop S-R disparado
por borda:
Flip-flop S-R
Exercício 4.1 – Determine as formas de onda das saídas 𝑄 e 𝑄ത do flip-flop
mostrado na figura abaixo para as entradas S, R e CLK mostradas na figura
a seguir. Considere que o flip-flop disparado por borda positiva esteja
inicialmente resetado.
Flip-flop S-R
Exercício 4.1 – Continuação...
Flip-flop S-R
Solução
Flip-flop S-R
Exercício proposto - Determine as saídas 𝑄 e 𝑄ത e para as
entradas S e R dadas no exercício anterior se o flip-flop for
disparado por borda negativa.
Flip-flop D
O flip-flop D é usado
quando um único bit de
dado (1 ou 0) é para ser
armazenado. A adição de
um inversor num flip-
flop S-R cria um flip-flop
D básico, conforme é
apresentado na figura
abaixo, a qual mostra um
tipo disparado por borda.
Flip-flop D
Caso exista um nível ALTO na entrada D
quando um pulso de clock é aplicado, o flip-
flop será setado, sendo que o nível ALTO na
entrada D é armazenado pelo flip-flop na
borda positiva do pulso de clock. Caso
exista um nível BAIXO na entrada D
quando o pulso de clock é aplicado, o flip-
flop será resetado, sendo que o nível
BAIXO na entrada D armazenado pelo flip-
flop na borda de subida do pulso de clock.
No estado SET o flip-flop armazena um
nível 1 e no estado RESET ele armazena
um nível 0.
Flip-flop D
A operação lógica do flip-flop D disparado por borda positiva é
resumida na tabela abaixo. A operação de um dispositivo disparado por
borda negativa é evidentemente a mesma, exceto que o disparo ocorre na
borda de descida do pulso de clock. Lembre-se, a saída Q segue a entrada
D na borda ativa ou de disparo do clock.
Flip-flop D
Flip-flop D
disparado apenas
nas transições
positivas; formas
de onda:
Flip-flop D
Exercício 4.2 - Dadas as formas de onda na figura abaixo para a entrada D
e o clock, determine a forma de onda na saída Q se o flip-flop começar
resetado.
Flip-flop D
Solução - saída Q passa para o estado da entrada D no instante da transição
positiva do clock. A saída resultante é apresentada na figura abaixo.
Flip-flop D
Exercício proposto - Determine a saída Q para o flip-flop D se a entrada D
apresentada anteriormente for invertida.
Flip-flop J-K
O flip-flop J-K é versátil e é um
tipo de flip-flop amplamente usado.
O funcionamento de um flip-flop J-
K é idêntico ao do flip-flop S-R nas
condições de operação de SET,
RESET e repouso. A diferença é
que o flip-flop J-K não tem estado
inválido como o flip-flop S-R. A
figura ao lado apresenta o símbolo
logico deste flip-flop.
Flip-flop J-K
Até agora, a operação lógica do flip-flop J-K é a mesma
que a do tipo S-R para as condições de SET, RESET e sem
mudança. A diferença na operação ocorre quando as entrada J
e K estiverem em nível ALTO. Para entender isso, considere
que o flip-flop apresentado no diagrama lógico a seguir esteja
no estado de RESET.
Flip-flop J-K
Transições ilustrando a operação toggle (comutação) quando J = 1 e K = 1.

Flip-flop J-K
O nível ALTO em 𝑄ത habilita a porta G1, assim o spike de clock passa

setando o flipflop. Agora existe um nível ALTO em Q, permitindo que o
próximo spike de clock passe através da porta G2 e resete o flip-flop.
Flip-flop J-K
Como podemos ver, a cada spike de clock sucessivo, o flip-flop muda

para o estado oposto. Esse modo é denominado operação toggle
(comutação). Um flip-flop J-K conectado para o modo toggle é
denominado algumas vezes de flip-flop T.
Flip-flop J-K
A tabela abaixo resume a operação lógica do flip-flop J-K na forma de
tabela-verdade. Observe que não existe estado inválido como ocorre com o
flip-flop S-R. Essa tabela verdade, para um dispositivo disparado por borda
negativa, é idêntica a essa exceto que o flip-flop é disparado na borda de
descida do pulso de clock.
Flip-flop J-K
Flip-flop J-K
com clock que
responde apenas
às bordas
positivas do
clock; formas de
ondas:
Flip-flop J-K
Circuito interno de um flip-flop J-K disparado por borda:
Flip-flop J-K
Exercício 4.3 - As formas de onda mostradas na figura abaixo são
aplicadas nas entradas J, K e clock conforme indicado. Determine a saída
Q, considerando que o flip-flop esteja inicialmente resetado.
Flip-flop J-K
Solução
Flip-flop J-K
Solução
Flip-flop J-K
Exercício proposto - Determine a saída Q do flip-flop J-K do
exercício anterior se as entrada J e K apresentadas forem
invertidas.
Exercícios
Latches
1) Se as formas de onda vistas na figura abaixo são aplicadas no latch com
entradas ativas em nível BAIXO, desenhe a forma de onda da saída Q
resultante em relação às entradas. Considere a saída Q iniciando em nível
BAIXO.
Exercícios
Latches
1) continuação...
Exercícios
Latches
1) continuação...
Exercícios
Latches
1) Resposta:
Exercícios
Latches
2) Resolva o exercício (1) para as formas de onda dadas na figura abaixo
aplicadas num latch S-R com entradas ativas em nível ALTO.
Exercícios
Latches
2) Resposta:
Exercícios
1) A figura abaixo apresenta dois flip-flops S-R disparados por borda. Se as
entradas são como mostra a figura, desenhe a saída Q de cada flip-flop em
relação ao clock e explique a diferença entre os dois. Os flip-flops estão
inicialmente resetados.
Exercícios
1) Resposta:
Q(a) O flip-flop dispara na borda negativa do clock
Q(b) O flip-flop dispara na borda positiva do clock
Exercícios
2) Desenhe a saída Q em relação ao clock para um flip-flop D com as
entradas conforme apresenta a figura abaixo. Considere a entrada de clock
ativa na borda de subida e a saída Q inicialmente em nível BAIXO.
Exercícios
2) Resposta:
Exercícios
3) Para um flip-flop J-K disparado por borda positiva com entradas
conforme apresentada na figura abaixo, determine a saída Q em relação ao
clock. Considere que a saída Q começa em nível BAIXO.
Exercícios
3) Resposta:
REFERÊNCIAS BIBLIOGRÁFICAS
[1] TOCCI, Ronald J. Sistemas digitais: princípios e aplicações.
11ª ed. São Paulo: Pearson Education do Brasil, 2011.
[2] IDOETA, Ivan V. Elementos de eletrônica digital. 40ª ed.

São Paulo: Érica, 2007.
[3] FLOYD, Thomas L. Sistemas digitais : fundamentos e

aplicações. 9ª ed. Porto Alegre : Bookman, 2007.
4.2.1. Registrador de deslocamento (Shift Register)
Como se sabe, o flip-flop pode armazenar apenas uma
informação, ou seja, um único bit na saída Q, durante o
período em que sua entrada de clock for igual a zero. Desta
forma, para armazenar uma informação de mais de 1 bit, o
sistema denominado de registrador de deslocamento pode
ser utilizado.
Este circuito é constituído por flip-flops JK mestre-escravo
ligados de tal forma que as saídas Q e Q barrada, de cada
bloco, sejam aplicadas nas entradas J e K do flip-flop vizinho,
ou seja: Q→J e Q barrada→K. O primeiro flip-flop é ligado de
forma a se obter um flip-flop do tipo D.
Características de um registrador de deslocamento
(a) Entrada serial e saída serial; (b) Entrada serial e saída paralela.
Características de um registrador de deslocamento
(c) Entrada paralela e saída serial; (d) Entrada paralela e saída paralela.
Pode-se observar que são utilizados flip-flops do tipo D, pois estes
circuitos sequenciais simplesmente registram na saída Q o valor do bit de
entrada, seja ele 0 ou 1.
Registrador de deslocamento generalizado para N+1 bits.
Registrador de deslocamento para N+1 bits, com flip-flops do tipo D.

O bloco representativo de um registrador de deslocamento de 4 bits é
ilustrado na figura a seguir:
Bloco representativo do registrador de deslocamento de 4

bits, onde ES = entrada serial.
INFOMAÇÃO PARALELA: é INFORMAÇÃO SERIAL: é
aquela em que todos os bits se aquela em que os bits de
apresentam simultaneamente. informação se apresentam
Uma informação paralela necessita sequencialmente, um após o
de tantos fios quantos fores os bits outro. Neste sistema existe
contidos na informação, além, apenas um fio de informação
obviamente, do fio terra. Exemplo de e o terra.
um sistema de informação paralela
de 4 bits:
A figura abaixo ilustra um conversor de informação serial
em informação paralela de 4 bits. ES é a entrada da
informação serial e Q3, Q2, Q1 e Q0 é a saída paralela, sendo
que Q0 é o bit menos significativo LSB.
Conversor série-paralelo
Para exemplificar, será aplicado a informação serial I = 1010 na
entrada do circuito da figura anterior e estudado o processo da conversão
desta informação serial em paralela.
Inicialmente, todas as saídas são zeradas Q0 = Q1= Q2 = Q3
= 0. Após a primeira descida do clock, a informação serial 0 é
enviada para a saída Q4. Após a segunda descida do clock, a
informação serial 1 é escrita na saída Q3 e, no mesmo instante,
a informação 0 da saída Q3 é armazenada em Q2. Este processo
ocorrerá sucessivamente até que a informação serial esteja
completamente armazenada nas saídas do registrador de
deslocamento. Após a quarta descida do clock a informação de
4 bits estará totalmente armazenada e poderá ser
disponibilizada para qualquer sistema que possua entrada
paralela.
Primeira descida do clock.
Segunda descida do Terceira descida do Quarta descida do

clock. clock. clock.
Todo o processo de deslocamento de bits durante a conversão da
informação serial em paralela é resumido na tabela a seguir.
É devido ao fato de deslocar a informação a cada pulso de clock que

este dispositivo é denominado de registrador de deslocamento.
Exemplo:
Exemplo:
A figura abaixo apresenta o circuito completo do conversor de
informação paralela em serial de 4 bits.
Conversor paralelo-série.
Apenas uma parte do circuito lógico

que executa a conversão da informação
paralela em serial é apresentado na figura
ao lado para descrever o funcionamento.
Para zerar (clear) o flip-flop (Q =
0), vamos, inicialmente, aplicar nível 0 à
entrada clear.
Com Enable = 0, a entrada PR do
flip-flop assume nível 1 e este terá
funcionamento normal como célula do
registrador de deslocamento em questão, Parte do circuito que realiza a
mantendo a saída no estado em que se conversão paralelo-série. P =
encontra. entrada do bit da informação
paralela.
Com Enable = 1 e P = 0, a entrada

PR do flip-flop assume nível 1; logo, a
saída Q mantém seu estado (Q = 0) por
causa do clear (anteriormente ativado).
Com Enable = 1 e P = 1, a entrada
PR do flip-flop assume nível 0, forçando
a saída a assumir nível 1 (Q = 1).
Parte do circuito que realiza a

conversão paralelo-série. P =
entrada do bit da informação
paralela.
Após essa análise, verifica-se que ao zerar o registrador (aplicando 0 à
entrada clear) e, logo após introduzir a informação paralela (P3, P2, P1 e P0)
pelas entradas PRs, as saídas Q3, Q2, Q1 e Q0 assumirão, respectivamente, os
valores da informação. Essa maneira de entrar com a informação no registrador
é chamada entrada paralela de informação, sendo a entrada enable responsável
pela habilitação dela.
Conversor
paralelo-série.
Para que o registrador de deslocamento funcione como conversor
para-lelo-série, necessita zerá-lo e, em seguida, introduzir a informação
como já descrito, recolhendo na saída Q0 a mesma informação de modo
série. É fácil notar que a saída Q0 assume, inicialmente, o valor I0, e a cada
descida do pulso de clock vai assumir, sequencialmente, os valores I1, I2 e
I4.
Conversor
paralelo-série.
Desta forma, a informação serial é obtida na saída Q0 após três
descidas dos pulsos de clock, assim como mostra a tabela a seguir.
Registrador de Deslocamento Utilizado como Multiplicador
ou Divisor por 2
Considere a informação I3, I2, I1 e I0 registrada no circuito lógico da
figura (a). Com um pulso de clock, os bits são deslocados uma casa à
direita e, ainda, entrando com zero na entrada serial ES, chega-se a situação
descrita na figura (b).
Registrador de deslocamento utilizado como divisor por 2.

ou Divisor por 2
Nota-se que essa operação, em binário, significa dividir um número
por 2. Segue o exemplo da entrada: I = 1 0 1 0 (1010), registrador ⇒ Q3 =
1, Q2 = 0, Q1 = 1 e Q0 = 0
Se fizer um deslocamento para a direita, terá, na saída, a seguinte situação:

Q3 = 0, Q2 = 1, Q1 = 0, Q0 = 1 Nota-se que a informação recolhida na
saída será: I = 0 1 0 1 (510).
Verifica-se que o número foi dividido por 2. Essa operação de deslocar a

informação para a direita é também conhecida como shift-right.
ou Divisor por 2
O deslocamento de 1 bit a esquerda e ainda, fazendo com que a saída
Q0 assuma nível lógico baixo 0, chega-se a situação apresentada na figura
(b), que significa multiplicar por 2 o número binário I3, I2, I1 e I0
registrado.
Registrador de deslocamento utilizado na multiplicação por 2.

ou Divisor por 2
Nota-se que essa operação significa multiplicar um número binário
por 2. Para exemplificar, utilizando a informação: I = 0 0 0 1 (110)
Registrador ⇒ Q3 = 0, Q2 = 0, Q1 = 0 e Q0 = 1
Se fizer um deslocamento para a esquerda, tem-se, na saída, a

seguinte situação: Q3 = 0, Q2 = 0, Q1 = 1 e Q0 = 0 A informação recolhida
na saída será: I = 0 0 1 0 (210)
Pode-se facilmente verificar que o número foi multiplicado por 2. O

deslocamento à esquerda é também conhecido como shift-left.
ou Divisor por 2
O registrador que realiza o deslocamento para a esquerda pode ser
estruturado pela simples troca dos terminais, fazendo que o sistema
desloque a informação do bit menos significativo Q0 (LSB) para o Bit mais
significativo Q3 (MSB). Este esquema é apresentado na figura abaixo.
Registrador de deslocamento utilizado na multiplicação por 2.

Exemplo – A partir dos sinais aplicados às entradas, esboce as formas de
onda das saídas para o registradores de deslocamento de 4 bits, visto na
figura abaixo:
Solução: inicialmente
considera-se cada descida do
clock e verifica-se, a partir da
entrada série (ES), o nível de
saída registrado em cada bloco
anterior. A Figura ao lado,
apresenta os sinais de saída
resultantes desse processo,
sendo o registrador
inicialmente zerado pela forma
de onda da entrada clear.
São circuitos que utilizam flip-flops destinados a realizar

contagens diversas, divisão de frequência, medição de
frequência e tempo, divisão de formas de onda e conversão de
analógico para digital.
Existem duas categorias: contadores assíncronos e
contadores síncronos.
Contadores Assíncronos
Contador de pulsos
Sua principal característica é apresentar nas saídas o sistema binário
em sequência. O circuito lógico do contador de pulsos é constituído por
flip-flops do tipo T, onde a entrada dos pulsos de clock é realizada
somente no primeiro flip-flop, como apresentado na figura abaixo.
Circuito lógico do contador de pulsos

Contador de pulsos
Funcionamento
Inicialmente zera-se todas as saídas: Q0 = 0, Q1= 0, Q2 = 0 e Q3 = 0,
fazendo-se CLR = 0. Na figura do circuito lógico do contador de pulsos ,
observa-se que os flip-flops do tipo T são sensíveis a descida dos pulsos de
clock. Assim, a cada descida destes pulsos, a saídas dos flips-flops mudam
obrigatoriamente de estado, trabalhando na região de toggle.
Circuito lógico do contador de pulsos

Contador de pulsos
Funcionamento
As formas de onda deste circuito são apresentadas na figura abaixo:
Contador de pulsos
Funcionamento
Observando as formas de onda, nota-se que a frequência de Q0 é a
metade da frequência do clock. Da mesma forma, a frequência de Q1 é a
metade de Q0 e assim por diante.
A aplicação deste circuito é na divisão de frequência de sinais (onda

quadrada) aplicados ao clock, onde a divisão será por um número múltiplo
de N. N = número de flip-flops.
O estudo realizado até o momento pode ser resumido na seguinte

tabela.
Considerando Q0 = LSB e
Q3 = MSB, encontra-se na
saída o sistema binário
em sequência, ou seja, de
00002 a 11112. Observa-se
que após a 16a descida do
clock, o contador irá
reiniciar a contagem.
Contador de Década
Funcionamento
Este circuito efetua a contagem, em binário, da sequência de números
de 010=00002 a 910=10012 (10 algarismos).
Circuito do contador de décadas assíncrono.

Contador de Década
Funcionamento
Para que o contador reinicie a contagem após o algarismo 10012,
deve-se aplicar nível 0 na entrada do clear, CLR = 0, quando o próximo
algarismo 10102 ocorrer. O circuito do contador de décadas assíncrono é
apresentado na figura abaixo.
Circuito do contador de décadas assíncrono.

Contador de Década
Funcionamento
A tabela verdade ao
lado ilustra a operação
do circuito do contador
de décadas assíncrono.
Contador de Década
Funcionamento
Após a décima descida dos pulsos de clock o contador tende a assumir
o estado Q3 =1, Q2 = 0, Q1 = 1 e Q0 = 0 acionando, conforme se verifica na
figura abaixo, o clear dos flip-flops (CLR=0), zerando-se as saídas.
Utilizando-se o mesmo procedimento do item anterior, pode-se
construir um contador de 0 até um número qualquer n. Para isto, basta
verificar quais as saídas do contador para o caso seguinte a n e, assim,
aplicar estas saídas a uma porta NE, para zerar os flip-flops (CLR = 0).
Deve-se verificar também a quantidade de flip-flops envolvidos, sendo
1 para cada bit do algarismo.
Para exemplificar, projetar um contador de 010 a 510.

n = 510 = 1012
Número posterior a n → 1102
Número de flip-flops do circuito = 3 → 3 bits
Tabela da verdade do contador de

010 a 510.
Contador sequencial de 010 a 510.

Exercício proposto
1) Elabore um contador assíncrono de 0 a 810 com flip-flops JK acionados
na borda de descida.
Resposta:
Contadores Síncronos
Estes contadores possuem entradas de clock curto-circuitadas, ou seja, o clock
entra em todos os flip-flops simultaneamente. Desta forma, para que ocorra na
saída o algarismo binário desejado, as entradas J e K dos flip-flops devem ser
previamente combinadas por um circuito lógico, assim como mostra a figura
abaixo, que ilustra um contador síncrono genérico.
Contador síncrono genérico.

Para relembrar, a tabela da verdade do flip-flop JK é apresentada a seguir.
É possível relacionar os estados de saída com os valores das variáveis de

entrada J e K. Desta forma, tem-se a seguinte tabela:
Caso 1: Se o flip-flop estiver em zero (QA = 0) para continuar no estado zero (QF =
0), pode-se escolher duas combinações entre as variáveis de entrada (J = 0, K = 0
→ QF = QA) ou (J = 0, K = 1 → Fixa QF = 0). Neste caso, J deve ser igual a 0 e K =
X, podendo X assumir 0 ou 1 (irrelevante).
Caso 2: Se o flip-flop estiver em zero (QA = 0) e deseja-se que assuma o estado 1

(QF = 1), pode-se escolher as seguintes combinações: (J = 1, K = 0 → Fixa QF = 1)
ou (J = 1, K = 1 → QF = QA ). Neste caso, J deve ser igual a 1 e K = X (irrelevante).
Caso 3: Se o flip-flop estiver em 1 (QA = 1) e deseja-se que assuma o estado 0 (QF =
0), pode-se escolher as seguintes combinações: (J = 0, K = 1 → Fixa QF = 1) ou (J =
1, K = 1 → QF = QA ). Neste caso, K deve ser igual a 1 e J = X (irrelevante).
Caso 4: Se o flip-flop estiver em 1 (QA = 1) para continuar no estado 1 (QF = 1),

pode-se escolher as seguintes combinações: (J = 1, K = 0 → Fixa QF = 1) ou (J = 0,
K = 0 → QF = QA). Neste caso, K deve ser igual a 0 e J = X (irrelevante). Após este
estudo serão realizados alguns projetos de contadores síncronos.
Para um contador síncrono

gerador do código binário de 4
bits, é utilizado 4 flip-flops JK
mestre-escravo, ou seja, um
para cada bit. Os bits de saída
deverão seguir a sequência
demonstrada na tabela ao lado.
Considera-se que o estado inicial das variáveis de saída é 0. Desta
forma, estuda-se os valores das variáveis de entrada J e K para que, após a
primeira descida dos pulsos de clock, os bits de saída assumam os seguintes
valores: Q3 = 0, Q2 = 0, Q1 = 0 e Q0 = 1.
Após a 1a descida do clock o contador encontra-se no seguinte estado:

0001.
Este procedimento deve ser repetido até que todas as possibilidades
sejam completadas. Desta forma, apresenta-se a seguir a tabela completa.
Para obter as expressões simplificadas de J3, K3, J2, K2, J1, K1, J0 e K0,
deve-se utilizar os mapas de Karnaugh.
O circuito completo deste contador é apresentado na figura abaixo:
Contador síncrono de 4 bits.
OBSERVAÇÃO: as estradas clear e preset dos flip-flops poderiam ser

utilizadas para estabelecer o caso inicial, zerar o contador, ou ainda, fixar
qualquer caso no interior da contagem.
Contador de Década
O contador de década síncrono deverá contar de 010 a 910 e,
posteriormente, reiniciar a contagem, respeitando a tabela a seguir.
Contador de Década
O estado inicial é obtido através das entradas clear. As expressões
simplificadas de J3, K3, J2, K2, J1, K1, J0 e K0, deve-se utilizar os mapas de
Karnaugh.
Contador de Década
Contador de Década
Contador de Década
Contador de Década
O circuito completo deste contador é apresentado na figura abaixo:
Contador síncrono de década.

Exercício proposto – Projete um contador com a sequência de contagem
binária irregular mostrada no diagrama de estados visto na figura abaixo.
Use flip-flops J-K com borda de clock positiva.
Solução:
Solução:
Exercício proposto
Projete um contador que gere a sequência a seguir. Use flip-flops J-K.
00, 10, 01, 11, 00, . . .

Solução:
Solução:
Solução:
REFERÊNCIAS BIBLIOGRÁFICAS
[1] TOCCI, Ronald J. Sistemas digitais: princípios e aplicações.
11ª ed. São Paulo: Pearson Education do Brasil, 2011.
[2] IDOETA, Ivan V. Elementos de eletrônica digital. 40ª ed.

São Paulo: Érica, 2007.
[3] FLOYD, Thomas L. Sistemas digitais : fundamentos e

aplicações. 9ª ed. Porto Alegre : Bookman, 2007.

Circuitos Sequenciais

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Circuitos Sequenciais

Enviado por

Direitos autorais:

Formatos disponíveis

UNIVERSIDADE FEDERAL DE

Os flip-flops são dispositivos Flip-flop RS disparado

• Flip-flop S-R disparado por borda

• Flip-flop D disparado por borda

• Flip-flop J-K disparado por borda

Transições ilustrando a operação toggle (comutação) quando J = 1 e K = 1.

O nível ALTO em 𝑄ത habilita a porta G1, assim o spike de clock passa

Como podemos ver, a cada spike de clock sucessivo, o flip-flop muda

[2] IDOETA, Ivan V. Elementos de eletrônica digital. 40ª ed.

[3] FLOYD, Thomas L. Sistemas digitais : fundamentos e

Registrador de deslocamento generalizado para N+1 bits.

Registrador de deslocamento para N+1 bits, com flip-flops do tipo D.

Bloco representativo do registrador de deslocamento de 4

Primeira descida do clock.

Segunda descida do Terceira descida do Quarta descida do

É devido ao fato de deslocar a informação a cada pulso de clock que

Apenas uma parte do circuito lógico

Com Enable = 1 e P = 0, a entrada

Parte do circuito que realiza a

Registrador de deslocamento utilizado como divisor por 2.

Se fizer um deslocamento para a direita, terá, na saída, a seguinte situação:

Verifica-se que o número foi dividido por 2. Essa operação de deslocar a

Registrador de deslocamento utilizado na multiplicação por 2.

Se fizer um deslocamento para a esquerda, tem-se, na saída, a

Pode-se facilmente verificar que o número foi multiplicado por 2. O

Registrador de deslocamento utilizado na multiplicação por 2.

São circuitos que utilizam flip-flops destinados a realizar

Circuito lógico do contador de pulsos

Circuito lógico do contador de pulsos

A aplicação deste circuito é na divisão de frequência de sinais (onda

O estudo realizado até o momento pode ser resumido na seguinte

Circuito do contador de décadas assíncrono.

Circuito do contador de décadas assíncrono.

Para exemplificar, projetar um contador de 010 a 510.

Tabela da verdade do contador de

Contador sequencial de 010 a 510.

Contador síncrono genérico.

É possível relacionar os estados de saída com os valores das variáveis de

Caso 2: Se o flip-flop estiver em zero (QA = 0) e deseja-se que assuma o estado 1

Caso 4: Se o flip-flop estiver em 1 (QA = 1) para continuar no estado 1 (QF = 1),

Para um contador síncrono

Após a 1a descida do clock o contador encontra-se no seguinte estado:

Contador síncrono de 4 bits.

OBSERVAÇÃO: as estradas clear e preset dos flip-flops poderiam ser

Contador síncrono de década.

00, 10, 01, 11, 00, . . .

[2] IDOETA, Ivan V. Elementos de eletrônica digital. 40ª ed.

[3] FLOYD, Thomas L. Sistemas digitais : fundamentos e

Você também pode gostar