Eletrônica Digital II

Matheus Tavares
matheus.gulartetavares@gmail.com
matheustavares@pelotas.ifsul.edu.br

Curso Técnico em Eletrotécnica

Instituto Federal Sul-rio-grandense
Câmpus Pelotas

xx de Julho de 2018
Agenda

1 UNIDADE I - Circuitos Sequenciais

1.1 DEFINIÇÃO
1.2 FLIP-FLOP
1.2.A FLIP-FLOP RS
1.2.B FLIP-FLOP RS SÍNCRONO (FLIP-FLOP RS COM CLOCK)

2 Algumas considerações importantes...

1
Introdução

Os circuitos lógicos são classificados em duas categorias.

Lógicos Combinacionais;

2
Introdução

Os circuitos lógicos são classificados em duas categorias.

Lógicos Combinacionais;

Lógicos Sequenciais;

2
Introdução

Lógicos Sequenciais:

Os valores das saı́das em determinado instante dependem não

só da combinação das variáveis de entrada, mas também do
valor anterior

3
1.2.1 Introdução

Os flip-flops apresentam duas entradas, chamadas S e R ou J e K ,

e duas saı́das chamadas Q e Q̄.

Qualquer que seja o sinal lógico presente na saı́da Q, na saı́da

Q̄ devemos ter o inverso.

Observação: As saı́das Q e Q̄ não poderão nunca ter o

mesmo nı́vel lógico, pois isto contraria a definição de flip-flop.

4
FLIP-FLOP RS

Funcionamento:

Figura: Detalhe Interno Flip-Flop RS

1a Possibilidade: S = 1, R = 0;

5
FLIP-FLOP RS

Funcionamento:

Figura: Detalhe Interno Flip-Flop RS

1a Possibilidade: S = 1, R = 0;
2a Possibilidade: S = 0, R = 1;

5
FLIP-FLOP RS

Funcionamento:

Figura: Detalhe Interno Flip-Flop RS

1a Possibilidade: S = 1, R = 0;
2a Possibilidade: S = 0, R = 1;
3a Possibilidade: S = R = 0;
5
FLIP-FLOP RS

Funcionamento:

Figura: Detalhe Interno Flip-Flop RS

1a Possibilidade: S = 1, R = 0;
2a Possibilidade: S = 0, R = 1;
3a Possibilidade: S = R = 0;
4a Possibilidade: S = R = 1. 5
1a Possibilidade S=1, R=0:

Aplicando nı́vel lógico 1 na entrada S e 0 em R, teremos na

saı́da da porta inversora 1 nı́vel lógico 0 e na saı́da da inversor
2 nı́vel lógico 1;
Nı́vel lógico 0 numa das entradas da porta NAND 1 forcará
sua saı́da (saı́da Q) a ir para nı́vel lógico 1;
Na realimentação A o nı́vel lógico 1 da saı́da Q será aplicado
numa das entradas da porta NAND 2;
Na outra entrada da porta NAND 2 (saı́da da inversora 2)
temos nı́vel lógico 1;
Nı́vel lógico 1 nas entradas NAND 2 forçará sua saı́da (saı́da
Q̄) para nı́vel lógico 0;
Obs.:Quando Q é levado para 1 e Q̄ para 0, dizemos que o
Flip-flop foi setado.
6
2a Possibilidade S=0, R=1:

Aplicando nı́vel lógico 0 na entrada S e 1 em R, teremos na

saı́da da porta inversora 1 nı́vel lógico 1 e na saı́da da inversor
2 nı́vel lógico 0;
Nı́vel lógico 0 numa das entradas da porta NAND 2 forcará
sua saı́da (saı́da Q̄) a ir para nı́vel lógico 1;
Na realimentação B o nı́vel lógico 1 da saı́da Q̄ será aplicado
numa das entradas da porta NAND 1;
Na outra entrada da porta NAND 1 (saı́da da inversora 1)
temos nı́vel lógico 1;
Nı́vel lógico 1 nas entradas NAND 1 forçará sua saı́da (saı́da
Q) para nı́vel lógico 0;
Obs.:Quando Q é levado para 0 e Q̄ para 1, dizemos que o
Flip-flop foi ressetado ou desativado.
7
3a Possibilidade S=R=0:

Ao analisarmos a 1a e a 2a possibilidade, vimos que ao levar

a entrada do flip-flop que estava com nı́vel lógico 1 para nı́vel
lógico 0 as saı́das do flip-flop não se alteraram.

Portanto, nı́vel lógico 0 nas entradas do flip-flop faz com que

suas saı́das se mantenham com o mesmo nı́vel de tensão que
tinham antes das entradas S e R irem para nı́vel lógico 0.

8
4a Possibilidade S=R=1:

Aplicando nı́vel lógico 1 nas entradas S e R, teremos na saı́da

das portas inversoras nı́vel lógico 0;
Nı́vel lógico 0 numa das entradas das portas NAND forçará a
saı́da Q e Q̄ para nı́vel lógico 1;
O que contraria a definição de flip-flop pois as saidas Q e Q̄
devem possuir sinais lógicos diferentes.
Obs.: Portanto, S = R = 1 é uma condição proibida para as
entradas do flip-flop RS.

9
Tabela verdade de um Flip-Flop RS e Sı́mbolo Lógico

Figura: Tabela verdade e Sı́mbolo

10
FLIP-FLOP RS COM CLOCK

Na maioria dos circuitos digitais, deseja-se que todas as mudanças

de estado das saı́das dos flip-flops ocorram em sincronismo, isto é,
simultaneamente. O sinal utilizado para sincronizar o funcionamento
do circuito é denominado ”CLOCK”.

Figura: Flip-flop RS com clock

11
FUNCIONAMENTO

Quando o CLK tiver nı́vel lógico 0, as saı́das das porta AND

estarão com nı́vel 0 e as mudanças nas entradas R e S não
terão nenhum efeito nas saı́das do flip-flop.

As saı́das Q e Q̄ irão manter as informações que estavam pre-

sentes nas entradas quando ocorreu a transição de 1 para 0 do
sinal de clock. Flip-flop inibido.

Quando na entrada de CLK tiver nı́vel 1, as informações nas

entradas R e S serão transferidas para as saı́das. Flip-flop ha-
bilitado.

12
TABELA VERDADE DE UM FLP SINCRONO E SÍMBOLO

Figura: Tabela verdade Flpflop RS com clock e Sı́mbolo

13
EXERCÍCIO 1a

Nas figuras abaixo apresentamos as formas de onda dos sinais aplica-

dos às entradas R, S e CLK de um flipflop RS sı́ncrono. Represente
as formas de onda que teremos nas saı́das Q e Q̄ do flip-flop supondo
que em t = 0 temos Q = 0 e Q̄ = 1.

14
EXERCÍCIO 1b

Nas figuras abaixo apresentamos as formas de onda dos sinais aplica-

dos às entradas R, S e CLK de um flipflop RS sı́ncrono. Represente
as formas de onda que teremos nas saı́das Q e Q̄ do flip-flop supondo
que em t = 0 temos Q = 0 e Q = 1.

15
Agenda

1 UNIDADE I - Circuitos Sequenciais

2 Algumas considerações importantes...

16
Observações

NO FLIP-FLOP RS SÍNCRONO
1 Antes de olharmos as entradas S e R devemos observar o sinal
de clock do flip-flop;

17
Observações

NO FLIP-FLOP RS SÍNCRONO
1 Antes de olharmos as entradas S e R devemos observar o sinal
de clock do flip-flop;
2 Com sinal de clock 1 e as entradas S = R = 0, as entradas QP
e Q¯P não mudam;

17
Observações

NO FLIP-FLOP RS SÍNCRONO
1 Antes de olharmos as entradas S e R devemos observar o sinal
de clock do flip-flop;
2 Com sinal de clock 1 e as entradas S = R = 0, as entradas QP
e Q¯P não mudam;
3 Com sinal de clock 1 e as entradas S = 1 e R = 0, as entradas
QP = 1 e Q¯P = 0, flip-flop setado;

17
Observações

NO FLIP-FLOP RS SÍNCRONO
1 Antes de olharmos as entradas S e R devemos observar o sinal
de clock do flip-flop;
2 Com sinal de clock 1 e as entradas S = R = 0, as entradas QP
e Q¯P não mudam;
3 Com sinal de clock 1 e as entradas S = 1 e R = 0, as entradas
QP = 1 e Q¯P = 0, flip-flop setado;
4 Com sinal de clock 1 e as entradas S = 0 e R = 1, as entradas
QP = 0 e Q¯P = 1, flip-flop resetado;

17
Observações

NO FLIP-FLOP RS SÍNCRONO
1 Antes de olharmos as entradas S e R devemos observar o sinal
de clock do flip-flop;
2 Com sinal de clock 1 e as entradas S = R = 0, as entradas QP
e Q¯P não mudam;
3 Com sinal de clock 1 e as entradas S = 1 e R = 0, as entradas
QP = 1 e Q¯P = 0, flip-flop setado;
4 Com sinal de clock 1 e as entradas S = 0 e R = 1, as entradas
QP = 0 e Q¯P = 1, flip-flop resetado;
5 Com sinal de clock 1 e as entradas S = 1 e R = 1, condição
proibida.

17
 Eletrônica Digital II

Matheus Tavares
matheus.gulartetavares@gmail.com
matheustavares@pelotas.ifsul.edu.br

Curso Técnico em Eletrotécnica

Instituto Federal Sul-rio-grandense
Câmpus Pelotas

xx de Julho de 2018

17