Laboratório Integrado II – LB2

Professores: Haroldo Issao Guibu, Alexandre de Jesus

Experimento: 03
Título: FLIP-FLOP (JK/ T / D)

Integrantes:
Bruno Vinicius Ramos Barbosa – Prontuário: SP3097978
Félix Gabriel dos Santos Souza – Prontuário: SP309927X
Esther Bernardo de Oliveira  – Prontuário: SP3099482

Grupo: 04
Turma: N4 – 2º semestre de 2023
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

SUMÁRIO

OBJETIVOS..............................................................................................................................3
INTRODUÇÃO TEÓRICA......................................................................................................4
Flip - Flops.......................................................................................................................4
MATERIAL UTILIZADO..........................................................................................................7
PROCEDIMENTO EXPERIMENTAL....................................................................................8
QUESTIONÁRIO...................................................................................................................12
CONCLUSÃO..............................................................................................................14
REFERÊNCIAS BIBLIOGRÁFICAS...................................................................................15
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

OBJETIVOS

• Comprovar o funcionamento com o flip-flop JK e Tipo T;

• Verificar o funcionamento do circuito básico de memória flip-flop tipo D;
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

INTRODUÇÃO TEÓRICA

Flip - Flops
Um dos circuitos digitais em que a realimentação pode ser encontrada e que
é a base dos circuitos sequenciais é o flip-flop. A principal característica de um flip-
flop é que ele é um circuito biestável, isto é, suas saídas possuem dois estados
estáveis, 0 (zero) e 1 (um). Sua ativação se dá no momento de transição do sinal de
Clock, ou seja, na “borda” de mudança do sinal. Este fato faz com que o flip-flop
permaneça ativo apenas durante um curto intervalo de tempo após alguma transição
do sinal de controle. Assim sendo, uma possível troca de estado nas saídas só pode
ocorrer durante este breve instante de ativação.
De acordo com a sua construção, um flip-flop pode ser disparado pela borda
de subida (ou seja, pela transição de um sinal de controle em 0 (zero) para um sinal
de controle em 1 (um)) ou então pela borda de descida (ou seja, pela transição de
um sinal de controle em 1 (um) para um sinal de controle em 0 (zero)).
O Flip-Flop RS Básico é o flip-flop mais simples existente, como pode ser visto
na figura2. Nota-se que há uma ligação entre uma das entradas de cada uma das
portas NAND e a saída da outra porta (no caso, a saída Q está conectada a um

terminal da porta NAND superior da imagem e a saída está conectada a um

terminal da porta NAND inferior da imagem). Esta conexão entre as entradas e as

saídas são as realimentações do circuito, as quais são responsáveis pela sua
propriedade de armazenamento.
A análise do sinal na saída Q depende de qual o estado em que seu terminal
“nasce” (termo este utilizado para se referir ao estado inicial que a porta pode se
encontrar, sendo este, no caso do flip-flop RS básico, impossível de se determinar
conscientemente) ou então do resultado de alguma combinação anterior de suas
entradas, também chamado de Q anterior (Qa). Assim sendo, com a análise deste
estado anterior em conjunto com os sinais presentes na entrada do flip-flop, pode-se
determinar qual será o próximo estado, também chamado de Q futuro (Qf). Como o
funcionamento deste flip-flop segue uma determinada sequência, é possível
estipular seu comportamento através de uma tabela verdade, assim como
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

mostrado.
Os Flip-Flops operam com a mesma base teórica dos Latches, porém com
certas distinções que merecem relevância. Uma das diferenças notáveis entre
ambos é a alternância quanto ao clock; enquanto os latches são capazes de alterar
os seus estados enquanto o clock estiver ativo, os flip-flops somente apresentam
mudanças nas bordas. Na Figura 4 são mostrados Flip-Flops sensíveis à borda de
subida e descida, respectivamente.

Flip-Flops sensíveis a borda de subida/descida

A detecção das bordas de um clock geralmente é realizada com o apoio de

uma porta NOT aplicada antes do circuito operacional, na qual apresenta um leve
atraso para barrar a informação obtida, o que ocasiona um pulso que, por sua vez, é
redirecionado a um detector de pulsos.
Assim como os latches, os flip-flops possuem ramificações:

FF JK
Com o nome em honra ao inventor Jack Kilby, o JK é, grosso modo, o Set-
Clear dos FF, com uma diferença (além da permissão de operação somente nas
bordas do clock): caso ambas as entradas estiverem em 1 ocorre a comutação
(como em inglês é chamado de Toggle), ou seja, o estado anterior é barrado, não
sendo mais inválido como acontecia com o circuito a que foi comparado.
Com esta propriedade o sistema é capaz de aceitar qualquer variabilidade de
dados, sem apresentar invalidez operacional em determinado caso.
Abaixo, na Figura 8, o diagrama esquemático juntamente à tabela verdade.
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

na tabela 1, cujo Q futuro corresponde apenas a sua saída Q. Para se obter , basta

complementar a saída Q.

Figura - Flip-Flop JK (Retirado de ELEMANIA)

Tipo D
Assim como o Latch Tipo D (delay) possui a informação aplicada no terminal D
diretamente levada a uma das portas lógicas, enquanto esta informação barrada é levada
a outro gate, como figura a 5ª imagem, mostrada anteriormente. Deste modo, o sistema
opera na faixa de set ou reset. Lembrando que somente realiza o processamento de um
novo estado na borda de subida ou descida do clock.
Tipo T
Diferentemente do Tipo D, o FF Tipo T (toggle, “alternação” em inglês) possui os
terminais de entrada (que seriam o J e o K) curto-circuitados, fazendo com que ambos os
inputs tenham o mesmo valor lógico em qualquer situação.
Deste modo há a operação do sistema na faixa de Qa ou 𝑄𝑎, nunca havendo o set ou
reset.
Abaixo uma figura representando o diagrama esquemático com as portas constituintes, a
simbologia e a tabela verdade.

Tabela - Tabela Verdade de um Flip-Flop Tipo D.

D Q
0 0
1 1
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

MATERIAL UTILIZADO

• 01 Circuito Integrado 555;

• 01 Circuito Integrado 7400 (Porta NAND);
• 01 Circuito Integrado 7402 (Porta NOR);
• 01 Circuito Integrado 7404 (Porta NOT);
• 01 Circuito Integrado 7474 (Duplo Flip-Flop tipo D acionado na borda de
subida);
• 01 Resistor 150Ω, 33kΩ e 68kΩ;
• 01 Capacitor 100nF, 0,01uF;
• 01 Fonte de alimentação DC regulável (Código 37275);
• 01 Osciloscópio digital (Código 178689);
• 01 Gerador de funções (Código S.510);
• 02 Cabos para fonte;
• 02 Cabos Osciloscópio;
• 01 Cabo para o gerador de funções;
• 02 LED´s para monitoramento dos níveis lógicos.
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

PROCEDIMENTO EXPERIMENTAL

Dado o datasheet do CI 7474, representado na figura 11, foi montado o

circuito da figura 12, utilizando-se um dos flip-flop’s do CI.

Figura – Duplo Flip-Flop Tipo D Acionado por Borda de Subida.

Figura – Circuito do Flip-Flop Tipo D.

Seguindo a sequência dada na tabela 7, foram determinados

experimentalmente os sinais de saída, os quais foram representados na mesma
tabela.
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Configurações das Entradas e Resultados Relacionados ao Flip-Flop Tipo D.

Preset Clear Clock Data IN Q

0 1 X X 1 0
1 0 X X 0 1
1 1 0 0 1
1 1 1 1 0

Em seguida, mantendo-se as entradas Preset e Clear em nível alto, colocou-

se a entrada Data IN em nível alto e variou-se o clock de 0 (zero) para 1 (um). O
resultado obtido foi anotado na tabela 8.

TResultados Obtidos para Preset = Clear = Data IN = nível 1.

Preset Clear Clock Data IN Q

1 1 1 1 0
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Subsequentemente, levou-se a entrada Clear de nível alto para baixo e em seguida

retornou-se ao nível alto. Os resultados obtidos foram anotados na tabela 9.

Resultados Obtidos Após Variação de Nível da Entrada Clear.

Preset Clear Clock Data IN Q

1 1 1 1 0
1 0 1 0 1
1 1 0 0 1

Analisando os casos anteriores, confirmou-se a função do Preset e do Clear,

que, assim como as entradas R e S do flip-flop RS, também tem como função
estabelecer um valor conhecido nas saídas, sendo o Preset responsável por tornar a

saída Q igual a 1 (um) e a saída igual a 0 (zero) e o Clear responsável por fazer a

operação contrária.
Também se constatou que o flip-flop tipo D transmite exatamente o mesmo
sinal presente em sua entrada Data IN para a saída Q. Contudo, isto apenas é
possível quando Preset e Clear estão desativados e quando o Clock varia de 0
(zero) para 1 (um). Para qualquer outra configuração que não essa, a entrada Data
IN não influenciará no resultado obtido em Q.
A seguir, foi montado o circuito representado na figura 13, mantendo no
primeiro instante todas as entradas em nível alto.
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Figura – Circuito de dois Flip-Flop Tipo D.

Ligou-se a alimentação e como saída inicial obteve-se Q1 igual a 0 (zero) e

Q2 igual a 1. Em seguida, aplicou-se nível 0 (zero) na entrada Clear, o que fez com
que Q2 fosse para 0 (zero) e Q1 mantivesse o seu valor anterior ( 0 (zero)).
Subsequentemente, com o Data IN do primeiro flip-flop em nível alto e o Data IN do
segundo flip-flop em nível baixo, variou-se o Clock e em seguida efetuou-se um
Preset. Como resultado final, Q1 = Q2 = 1, já que a operação de Preset foi a última a
ser realizada. E, por fim, com o Data IN do primeiro flip-flop em nível baixo e o Data
IN do segundo flip-flop em nível alto, variou-se novamente o Clock. Como resultado,
Q1 assumiu nível 0 (zero) e Q2 permaneceu em nível 1 (um). Isto ocorreu pois,
como apenas o Data IN do segundo flip-flop continuava a receber sinal 1 (um) após
o Preset realizado, foi o único a ter sua saída mantida após variação do Clock.
Ainda com base no flip-flop tipo D, montou-se o circuito da figura 14, aplicou-
se um sinal de Clock de 4Vpp (com o offset do gerador ligado), forma de onda
quadrada e frequência de 1kHz. Com o osciloscópio, foi medido, anotado e
comparado o sinal de saída com o Clock de entrada, sincronizados em amplitude e
período, obtendo assim o gráfico 1.
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Figura – Circuito do Flip-Flop Tipo D com Conectado em D.

Nota-se que a frequência do sinal de saída é a metade da frequência do sinal

de entrada. Isso se dá pelo fato de que, como o flip-flop tipo D utilizado atua por
borda de subida, para que o sinal presente na entrada seja transmitido à saída, é
preciso que a onda na entrada de Clock complete o seu ciclo e, ao ir do nível baixo
do ciclo anterior para o nível alto do novo ciclo, libere a passagem do sinal presente
na entrada. Assim sendo, durante o intervalo em que a onda na entrada de Clock
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

QUESTIONÁRIO

1- QUAL O CIRCUITO DIGITAL UTILIZADO PARA ARMAZENAR UM BIT DE

DADOS?

R: Os FF's são, por sua vez, circuitos lógicos capazes de armazenar um dado de 1 Bit,
sendo considerados as formas mais simples de memória dentro da eletrônica.

2- COMO SE OBTÉM UM FLIP-FLO TIPO D A PARTIR DE UM JK ?

3- QUAL A ORDEM DAS PRIORIDADES DAS ENTRADAS PRESET, CLEAR E
CLOCK ?
R: O CI mais comumente encontrado para o FF JK são os com entrada Preset e Clear,
que nada mais são do que entradas para setar a saída diretamente para 1 ou 0.
4- Qual a diferença entre Buffer e Latch?

R: Latch é um circuito integrado digital que contém os dados colocados nele (1 (um) ou 0
(zero)) até serem apagados. Uma amostra analógica e espera executam uma função
semelhante na medida em que mantém um valor analógico após o comando até serem
apagados.
Um buffer pode ser analógico ou digital, e aumenta a potência do sinal de entrada sem
alterar o valor. Ou seja, um buffer digital pode ser usado para aumentar o fanout de um CI
CMOS, que possui uma potência de saída limitada. E um buffer analógico aumentará a
potência de saída de um pequeno sinal, diminuindo efetivamente a impedância de saída.

5- QUAL A DIFERENÇA ENTRE OS FLIP-FLOPS 7476 E 7473?

R: 7476: Dois Flip-Flops JK com Preset e Clear e

7473: Dois Flip-Flops JK com Clear
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

6- A PARTIR DE UM FLIP FLOP TIPO D, FAÇA UM ESQUEMA ADICIONANDO

PORTAS LÓGICAS PARA QUE O MESMO SE TRANSFORME EM UM FLIP-FLOP
JK.
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

CONCLUSÃO
O objetivo desse experimento foi verificar, experimentalmente, o
funcionamento básico dos flip-flops tipos JK, flip-flop tipo D e de um Flip-Flop tipo T.
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

REFERÊNCIAS BIBLIOGRÁFICAS

INTERNET:

RODRIGO HAUSEN. Aula 14: Aplicações de Flip-Flops. Disponível em: <

http://compscinet.org/hausen/courses/circuitos/aulas/aula14/aula14.pdf>. Acesso em:
20 Ago 2017.

MSPC. Eletrônica digital XI-30: Flip-Flops. Disponível em: < http://www.mspc.eng.br/

eledig/eldg1130.shtml>. Acesso em: 20 Ago 2017.

MANOEL LEMOS. CI 555 – conheça o 555 no modo estável (parte 2). Disponível
em: <http://blog.fazedores.com/ci-555-conheca-o-555-no-modo-estavel-parte-2/>.
Acesso em: 23 Ago 2017.