lOMoARcPSD|26921355

Engenharia de Controle e Automação

Laboratório Integrado II – LB2

Professores:

ALEXANDRE DE JESUS ARAGÃO

HAROLDO ISSAO GUIBU

Experimento: 03
Título: CONTADORES SÍNCRONOS EM ANEL

Integrantes:

Bruno Vinicius Ramos Barbosa - Prontuário: SP3097978

Esther Bernardo de Oliveira - Prontuário: SP3099482

Félix Gabriel dos Santos Souza - Prontuário: SP309927X

Grupo: 04
Turma: N4 – 2º semestre de 2023
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

SUMÁRIO

OBJETIVOS..............................................................................................................................3
INTRODUÇÃO TEÓRICA......................................................................................................4
Contadores Síncronos........................................................................................................4
Código GRAY.......................................................................................................................5
MATERIAL UTILIZADO..........................................................................................................7
PROCEDIMENTO EXPERIMENTAL....................................................................................8
QUESTIONÁRIO...................................................................................................................14
CONCLUSÃO.........................................................................................................................15
REFERÊNCIAS BIBLIOGRÁFICAS...................................................................................16
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

OBJETIVOS

• Verificar o funcionamento de contadores síncronos em anel

• Montar um contador síncrono com flip-flops JK em anel:
• Estudar e discutir as principais características desse tipo de circuito.

3
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

INTRODUÇÃO TEÓRICA

Uma das principais aplicações dos flip-flops é na construção de circuitos

contadores, isto é, circuitos com uma ou mais saídas, cujo estado destas é alterado
mediante a aplicação de um sinal de Clock. Cada estado possível das saídas
representa um valor da contagem e dizemos que o número de estados existentes é
o módulo da contagem ou do contador. Assim um contador decimal de 0 a 9,
extremamente comum, é um contador de módulo 10 (apresenta 10 estados
possíveis de contagem) e valores de contagem 0, 1, 2, ... , 9.

Contadores Síncronos

Diferente dos contadores assíncronos que na sua arquitetura tem flip-flops

ligados em cascata, o que leva a existência de um atraso na propagação do Clock
cumulativo, o contador síncrono foi criado para contornar este problema.
Neste modelo de contador, todos os flip-flops recebem o sinal de clock
simultaneamente, já que, em um contador, geralmente deseja-se que cada flip-flop
responda de maneira diferente ao pulso de Clock.
Por exemplo, supondo um contador binário crescente (ou up), que apresenta
em suas saídas o valor 0000. O objetivo é apenas o flip-flop menos significativo
alternar o estado de sua saída, quando o pulso de Clock for aplicado, enquanto os
demais permanecem inalterados, fazendo com que suas saídas passem para o valor
0001. Para isso acontecer, é necessário que às entradas de cada flip-flop seja
aplicado um nível lógico conveniente, que fará ele transitar ou não de acordo com o
valor atual da contagem. Dessa forma, é necessário utilizar um circuito
combinacional, formado por portas lógicas, que receberá os valores presentes na
saída de todos os flip-flop, e produzirá, a partir destes valores, os níveis adequados
a serem aplicados à entrada de cada flip-flop.
A figura 1 ilustra a arquitetura genérica de um contador síncrono, onde é
possível ver a utilização de flip-flops T. Porém, podem ser empregados quaisquer
tipos de flip-flops na construção de contadores síncronos, já que é possível sempre
projetar um circuito combinacional que produza os valores adequados às entradas

4
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

destes flip-flops.

Figura 1 – Arquitetura Genérica de um Contador Síncrono.

Uma das grandes vantagens do contador síncrono é que, através do projeto

do circuito combinacional adequado, pode-se construir um contador de praticamente
qualquer sequência.

Código GRAY

Os modelos de contadores mais comuns são os contadores decimais (contam

de 0 a 9, ou seja, módulo 10) e binários (contam de 0 a F, módulo 16), crescentes e
decrescentes. Sendo assim, estes contadores podem ser agrupados a fim de
conseguirmos módulos maiores de contagem. Entretanto, também é possível
construir contadores que realizem uma sequência arbitrária de contagem. Um
exemplo disso é o contador de código Gray. Em vez de seguir a contagem
tradicional de 0, 1, 2, 3,..., este contador realiza uma contagem diferenciada,
conforme visto na figura 2.

5
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Figura 2 – Contador do Código Gray.

A contagem em código Gray apresenta uma característica interessante: entre

um valor e seu sucessor ocorre a transição de apenas um bit. Isso é uma vantagem
particularmente em sistemas de sensoriamento de posição, como em encoders
ópticos.
A principal desvantagem dos contadores síncronos é a maior complexidade
construtiva. Para ilustrar essa maior complexidade, é visto na figura 6 o circuito de
um contador síncrono binário de módulo 16.
Felizmente, uma série de diferentes contadores encontra-se pronta em
circuitos integrados comerciais. O advento de EPLDs (Electronic Programmable
Logic Devices), dispositivos que permitem implementação flexível de sequências
complexas de portas lógicas, tornou possível construir contadores tão complexos
quanto se quer.

6
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

MATERIAL UTILIZADO
• 01 Bastidor LEG2000;
• 01 Módulo MED50 ;
• 01 Módulo MED55 (contador síncrono);
• Cabos banana;

7
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

PROCEDIMENTO EXPERIMENTAL

Utilizando cabos banana de tamanho apropriado, foram realizadas as ligações

no bastidor de acordo com a figura 3 correspondentes a configuração de um
contador síncrono em anel.

Figura 3 – Configuração do Contador Assíncrono.

Alterando-se o estado do gerador de nível lógico, que, por sua vez, estava
conectado ao CLOCK do Flip-flop 0 (CLK0), observou-se que, a partir do estado
inicial (todas as saídas Q em 0) durante a primeira transição de subida (do nível 0
para 1), os flip-flops alteram suas saídas (Q 0, Q1 e Q2, respectivamente) de 0 para 1
e, durante a transição de descida (do nível 1 para 0), nenhuma mudança ocorre. Ao
se realizar nova transição de subida, a saída Q0 muda seu estado de 1 para 0 e as
outras saídas mantém-se inalteradas. Ao terceiro ciclo de Clock, a saída Q 0 alterou-
se de 0 para 1 novamente e, neste instante, a saída Q1 alterou-se de 0 para 1.

8
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Tal comportamento sequencial (em cascata) foi observado em todos os ciclos de
Clock, até que os flip-flops retornaram ao seu estado inicial (todas as saídas em 0),
iniciando novo ciclo. Com isso, foi possível estabelecer que os flip-flops em questão
eram sensíveis a borda de subida e que as transições de cada um dos flip-flops
dependiam da seguinte sequência:
• Saída Q0 varia com subida do sinal de Clock;
• Saída Q1 varia com a subida do sinal de Q0;
• Saída Q2 varia com a subida do sinal de Q1.
Constatou-se também que a frequência com que essas alterações ocorrem
depende da própria velocidade da operação manual de chaveamento do sinal de
Clock.
Em seguida, alterou-se a ligação do Clock, conectando-o a um gerador de onda
quadrada com frequência de 1Hz. Notou-se que neste caso as alterações das saídas
dos flip-flops aconteciam de forma ritmada e contínua (uma alteração por segundo,
dado T = 1/f. Sendo f = 1Hz, T = 1/1 = 1s).
Comparando-se a primeira configuração (sinal de Clock sendo chaveado
manualmente), com a segunda (sinal de Clock sendo chaveado pelo sinal de onda
quadrada), constatou-se que um circuito contador pode ser alterado a qualquer
momento, sem necessidade de conexão com um gerador de frequência constante,
enquanto que um circuito temporizador possui uma alteração fixa no sinal de Clock
(frequência pré-definida), a qual permite alterações contínuas e ritmadas, cujo
comportamento pode ser estipulado dada a frequência estabelecida.

9
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Pulso de Clock Q0
0 0
1 1
2 0

Tabela 1 – Comportamento do pulso de clock

Assim, para projetar um divisor de frequência de valor 14, basta realizar uma
lógica que faça o reset dos flip-flops ao chegarem ao décimo quarto pulso de Clock,
fazendo com que o último flip-flop da sequência possua a frequência desejada,
como pode ser visto na tabela 2. Vale lembrar que a função RESET de qualquer flip-
flop, assim como a função SET, são assíncronas e tem predominância sobre as
entradas JK, ou seja, independente do valor que esteja nas saídas dos flip-flops e
independente do sinal de Clock, estas entradas terão suas funções expressas
imediatamente após seus acionamentos. Quando, no caso abaixo da figura 4, é
atingido o valor 15 decimal, 1111 ou décimo sexto valor de frequência, RESET é
acionado, zerando cada bit de cada flip-flop e o próprio RESET, que só será
acionado de novo quando o ciclo de repetição chegar no valor binário 1111.
Também poderia ser uma frequência menor, porém seria utilizada outras
portas lógicas.

Figura 4 – Limite de frequência até 15 decimal (1111), 0 à 15 ou 16 bits

10
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Pulso de Q3 Q2 Q1 Q0
Clock
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0

Tabela 2 – Funcionamento do Contador em anel

11
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Utilizando mintermo para extração da equação booleana responsável por
representar tal situação (equação de SR), obteve-se a equação 1:

Além disso, também há de se pensar na possibilidade de ativação do Reset

dos flip-flops fora do instante de ativação pelo circuito representante da equação 1.
Assim sendo, como equação final, tem-se a equação 2:

Com base na equação 2, foi montado o circuito dedicado ao Reset da figura

5.

Figura 5 – Circuito de Reset dos Flip-Flops.

Utilizando cabos banana de tamanho apropriado, foram realizadas as ligações

no bastidor de acordo com a figura 6 abaixo correspondente a configuração de um
contador síncrono up/down binário.

12
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Figura 6 – Configuração do Contador Síncrono.

As quatro entradas digitais (D0 a D3) do contador permitem a inserção do

valor inicial da contagem. Para isso, bastou ajustar algumas ligações do primeiro
circuito para esse aqui, mas como já tinhamos feito praticamente a base toda e
estava tudo correto foi muito mais fácil fazermos ele e vermos o mesmo funcionando
perfeitamente fazendo uma contagem de 0 a 8.
Após incrementar o contador, observamos os estados das saídas,
construíram-se os seguintes diagramas de contagem:
• Incremento: 000→0001→0011→0010→0110→0111→0101→0100→1100
→1101→1111→1110→1010→1011→1001→1000;

13
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

QUESTIONÁRIO

1- Desenhe um contador em anel de 4 bits utilizando somente um flip flop tipo D.

2-
Q

ual é a relação entre a quantidade de bits e o número de flip-flops em um

contador em anel? E em um contador Jonhson ?

Em um contador em anel a cada 1 bit é usado 1 flip-flop, essa é a relação

entre eles .

3- O contador Jonhson é um divisor de frequência formado por 2n, sendo n o total

de flip-flops. Explique esta afirmação.

No contador Johnson, a saída complementada do último flip-flop é conectada à

entrada do primeiro flip-flop e, para implementar o contador Johnson de n bits,
precisamos de n flip-flop. É um dos tipos mais importantes de contador de registro de
deslocamento. É formado pelo feedback da saída para sua própria entrada. O contador
de Johnson é um anel com uma inversão .

14
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

CONCLUSÃO

O objetivo deste experimento foi observar o funcionamento de contadores

síncronos.

Com relação aos circuitos síncronos, evidenciou-se que estes dão ditos assim pois os
flip-flops não recebem pulsos de Clock simultaneamente. O único flip- flop conectado
ao sinal de Clock de fato é o primeiro. Todas as outras entradas clock dos flip-flops
seguintes são ligadas às saídas Q de seu antecessor imediato. Assim, o próximo flip-
flop da sequência irá alterar-se apenas quando a saída Q do flip-flop anterior realizar
a transição de estado para a ativação do Clock seguinte, podendo esta ser uma
transição de borda de subida ou borda de descida. Além disso, evidenciou-se que
este tipo de contador também é dado como um divisor de frequência, pois cada saída
Q tem sua frequência expressa por ½ da frequência do sinal conectado à sua
respectiva entrada de Clock. De forma geral, é possível dizer que a razão da
frequência de cada saída Q é dada por 1/2n, onde n é o número do flip-flop.
Os contadores síncronos, evidenciou-se que tais contadores trabalham com o
sinal de Clock sendo aplicado simultaneamente para todas as entradas CLOCK dos
flip-flops. E quanto a sua contagem, esta pode ser feita automaticamente.
Ainda com relação a ambos tipos de circuito, é possível utilizar lógicas
combinacionais relacionadas às saídas dos flip-flops para que, ao se atingir certo
número da contagem, todos os flip-flops sofram reset, fazendo com que o ciclo
recomece a partir de tal combinação. Este tipo de lógica serve para não só
determinar uma contagem menor do que a máxima possível para uma dada
quantidade de flip-flops como também determinar uma frequência específica,
podendo esta ser ou não uma potência de base dois.

15
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

REFERÊNCIAS BIBLIOGRÁFICAS

NEXPERIA. 74HC193; 74HC193 Presettable synchronous 4-bit binary up/down

counter. Disponível em: < https://assets.nexperia.com/documents/data-
sheet/74HC_HCT193.pdf> .

ELECTRONICS-COURSE.COM. Ripple Counter. Disponível em: <http://electronics-

course.com/ripple-counter>.

EPUSP – LABORATÓRIO DIGITAL. CONTADOR EM CÓDIGO GRAY. Disponível

em <https://www2.pcs.usp.br/~labdig/pdffiles_2011/contadorgray-2011.pdf>.

16