lOMoARcPSD|26921355

lOMoARcPSD|26921355

Engenharia de Controle e Automação

Laboratório Integrado II – LB2

Professores: José Luiz AZZOLINO e WAGNER de Aguiar

Experimento: 08
Título: CONTADORES SÍNCRONOS E ASSÍNCRONOS
E CÓDIGO GRAY

Data da Realização: 02/10/2017 Data

Limite de Entrega: 08/10/2017

Integrantes:

– Prontuário 1667513 – Giovanna Villarrubia Rucci

– Prontuário 1667513 – Vinícius Nascimento Meneses

Grupo: 02
Turma: N4 – 2º semestre de 2017
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

SUMÁRIO

OBJETIVOS...............................................................................................................................3
INTRODUÇÃO TEÓRICA........................................................................................................4
Contadores Assíncronos.........................................................................................................4
Contadores Síncronos.............................................................................................................6
Código GRAY........................................................................................................................9
MATERIAL UTILIZADO.......................................................................................................11
PROCEDIMENTO EXPERIMENTAL...................................................................................12
QUESTIONÁRIO.....................................................................................................................23
CONCLUSÃO..........................................................................................................................38
REFERÊNCIAS BIBLIOGRÁFICAS.....................................................................................39

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

OBJETIVOS

• Verificar o funcionamento de contadores assíncronos;

• Montar um contador assíncrono com flip-flops JK e três estágios;
• Montar um contador síncrono up/down binário e código Gray;
• Estudar e discutir as principais características desses tipos de circuito.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

INTRODUÇÃO TEÓRICA

Uma das principais aplicações dos flip-flops é na construção de circuitos contadores,

isto é, circuitos com uma ou mais saídas, cujo estado destas é alterado mediante a aplicação
de um sinal de Clock. Cada estado possível das saídas representa um valor da contagem e
dizemos que o número de estados existentes é o módulo da contagem ou do contador. Assim
um contador decimal de 0 a 9, extremamente comum, é um contador de módulo 10 (apresenta
10 estados possíveis de contagem) e valores de contagem 0, 1, 2, ... , 9.

Contadores Assíncronos
O contador assíncrono é um dos circuitos mais simples de contador, assim
denominados porque as entradas de controle (Clock) dos diversos flip-flops que os compõem
não trabalham na mesma frequência.
Na figura 1 é apresentado um exemplo de contador assíncrono de três estágios, ou
seja, composto por três flip-flops JK ligados em cascata. É possível notar que cada flip-flop é
sensível a borda de descida no clock, como é comum em contadores assíncronos e que ambas
as entradas J e K estão ligadas em nível 1, ou seja, ele está em sua configuração de flip-flop
T. Dessa forma cada transição de 0-
>1 do Clock provoca alteração do estado da saída do flip-flop 0, sendo que a cada transição 0-
>1 da saída Q0 deste flip-flop provoca alteração do estado do próximo flip-flop e assim por
diante.

Figura 1 – Circuito Básico de um Contador Assíncrono por Flip-Flops JK.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

É possível também utilizar flip-flops sensíveis à borda de descida para construir um

contador. Neste caso, interliga-se a saída barrada de um flip-flop à entrada de Clock do
próximo flip-flop. Na figura 2 é possível observar a carta de tempo exibindo a mudança de
estado de cada flip-flop.

Figura 2 – Carta de Tempo Exibindo a Mudança de Estado de Cada Flip-Flop.

Se for assumido que Q0 é o bit menos significativo (LSB- Least Significant Bit) do
valor da contagem e que Q2 é o bit mais significativo (MSB- Most Significant Bit), então se
obtém os valores de contagem exibidos no gráfico da figura 1, no eixo das abscissas. O
contador de três estágios é então um contador de módulo 8, com valores de contagem de 0 a
7. Uma característica importante dos contadores assíncronos é que o módulo do contador é
sempre uma potência de base 2, de acordo com a relação (onde n é o número de estágios, ou
de flip-flops, do contador), ou seja Módulo = 2n.
Para alterar o valor do módulo do contador assíncrono, são necessários circuitos
combinacionais que provoquem o reset do contador quando o último valor de contagem
desejado for alcançado. Por exemplo, se for desejado um contador de módulo 6, têm-se 5 (em
binário 101) como o último valor de contagem, assim sendo, pode-se acrescentar uma porta
NAND, como mostrado na figura 3, ligada as saídas dos flip-flops e ao sinal de reset de todos
eles.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Figura 03 – Circuito Combinacional com Porta Lógica NAND.

Contadores Síncronos
Diferente dos contadores assíncronos que na sua arquitetura tem flip-flops ligados em
cascata, o que leva a existência de um atraso na propagação do Clock cumulativo, o contador
síncrono foi criado para contornar este problema.
Neste modelo de contador, todos os flip-flops recebem o sinal de clock
simultaneamente, já que, em um contador, geralmente deseja-se que cada flip-flop responda
de maneira diferente ao pulso de Clock.
Por exemplo, supondo um contador binário crescente (ou up), que apresenta em suas
saídas o valor 0000. O objetivo é apenas o flip-flop menos significativo alternar o estado de
sua saída, quando o pulso de Clock for aplicado, enquanto os demais permanecem inalterados,
fazendo com que suas saídas passem para o valor 0001. Para isso acontecer, é necessário que
às entradas de cada flip-flop seja aplicado um nível lógico conveniente, que fará ele transitar
ou não de acordo com o valor atual da contagem. Dessa forma, é necessário utilizar um
circuito combinacional, formado por portas lógicas, que receberá os valores presentes na saída
de todos os flip-flop, e produzirá, a partir destes valores, os níveis adequados a serem
aplicados à entrada de cada flip-flop.
A figura 4 ilustra a arquitetura genérica de um contador síncrono, onde é possível ver
a utilização de flip-flops T. Porém, podem ser empregados quaisquer tipos de flip-flops na
construção de contadores síncronos, já que é possível sempre projetar um circuito
combinacional que produza os valores adequados às entradas destes flip-flops.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Figura 4 – Arquitetura Genérica de um Contador Síncrono.

Uma das grandes vantagens do contador síncrono é que, através do projeto do circuito
combinacional adequado, pode-se construir um contador de praticamente qualquer sequência.
Os modelos de contadores mais comuns são os contadores decimais (contam de 0 a 9,
ou seja, módulo 10) e binários (contam de 0 a F, módulo 16), crescentes e decrescentes.
Sendo assim, estes contadores podem ser agrupados a fim de conseguirmos módulos maiores
de contagem. Entretanto, também é possível construir contadores que realizem uma sequência
arbitrária de contagem. Um exemplo disso é o contador de código Gray. Em vez de seguir a
contagem tradicional de 0, 1, 2, 3,..., este contador realiza uma contagem diferenciada,
conforme visto na figura 5.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Figura 5 – Contador do Código Gray.

A contagem em código Gray apresenta uma característica interessante: entre um valor

e seu sucessor ocorre a transição de apenas um bit. Isso é uma vantagem particularmente em
sistemas de sensoriamento de posição, como em encoders ópticos.
A principal desvantagem dos contadores síncronos é a maior complexidade
construtiva. Para ilustrar essa maior complexidade, é visto na figura 6 o circuito de um
contador síncrono binário de módulo 16.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Figura 06 – Contador Síncrono Binário de Módulo 16.

Felizmente, uma série de diferentes contadores encontra-se pronta em circuitos

integrados comerciais. O advento de EPLDs (Electronic Programmable Logic Devices),
dispositivos que permitem implementação flexível de sequências complexas de portas lógicas,
tornou possível construir contadores tão complexos quanto se queira.

Código GRAY
A grande vantagem do código Gray é que na passagem de um valor para outro
sucessivo ou antecedente apenas um bit ou dígito muda. A tabela da figura 7 fornece as
representações nesse código para os decimais de 0 a 15. Por exemplo, na passagem de 11 para
12 muda apenas o segundo dígito, enquanto que no código binário mudam três dígitos
(segundo, terceiro e quarto). No controle de máquinas e outras aplicações em que é importante
a quantidade de dados enviados em cada instante, indicar apenas uma mudança de dígito é
uma vantagem, daí a ampla utilização do Código de Gray nestes campos.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Figura 7 – Representação do Código Gray.

 lOMoARcPSD|26921355

Engenharia de Controle e Automação

MATERIAL UTILIZADO
• 01 Bastidor LEG2000;
• 01 Módulo MED70 (contador assíncrono);
• 01 Módulo MED30 (contador síncrono); 2
• Cabos banana;
• 01 Osciloscópio;
• 02 Cabos para osciloscópio.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

PROCEDIMENTO EXPERIMENTAL

Utilizando cabos banana de tamanho apropriado, foram realizadas as ligações no

bastidor de acordo com a figura 8, correspondentes a configuração de um contador
assíncrono de três estágios.

Figura 8 – Configuração do Contador Assíncrono.

Alterando-se o estado do gerador de nível lógico, que, por sua vez, estava conectado
ao CLOCK do Flip-flop 0 (CLK0), observou-se que, a partir do estado inicial (todas as saídas
Q em 0) durante a primeira transição de subida (do nível 0 para 1), os flip-flops alteram suas
saídas (Q0, Q1 e Q2, respectivamente) de 0 para 1 e, durante a transição de descida (do nível 1
para 0), nenhuma mudança ocorre. Ao se realizar nova transição de subida, a saída Q 0 muda
seu estado de 1 para 0 e as outras saídas mantém-se inalteradas. Ao terceiro ciclo de Clock, a
saída Q 0 alterou- se de 0 para 1 novamente e, neste instante, a saída Q1 alterou-se de 0 para
1. Tal

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

comportamento sequencial (em cascata) foi observado em todos os ciclos de Clock, até que os
flip-flops retornaram ao seu estado inicial (todas as saídas em 0), iniciando novo ciclo. Com
isso, foi possível estabelecer que os flip-flops em questão eram sensíveis a borda de subida e
que as transições de cada um dos flip-flops dependiam da seguinte sequência:
• Saída Q0 varia com subida do sinal de Clock;
• Saída Q1 varia com a subida do sinal de Q0;
• Saída Q2 varia com a subida do sinal de Q1.
Constatou-se também que a frequência com que essas alterações ocorrem depende da
própria velocidade da operação manual de chaveamento do sinal de Clock.
Em seguida, alterou-se a ligação do Clock, conectando-o a um gerador de onda
quadrada com frequência de 1Hz. Notou-se que neste caso as alterações das saídas dos flip-
flops aconteciam de forma ritmada e contínua (uma alteração por segundo, dado T = 1/f.
Sendo f = 1Hz, T = 1/1 = 1s).
Comparando-se a primeira configuração (sinal de Clock sendo chaveado
manualmente), com a segunda (sinal de Clock sendo chaveado pelo sinal de onda quadrada),
constatou-se que um circuito contador pode ser alterado a qualquer momento, sem
necessidade de conexão com um gerador de frequência constante, enquanto que um circuito
temporizador possui uma alteração fixa no sinal de Clock (frequência pré-definida), a qual
permite alterações contínuas e ritmadas, cujo comportamento pode ser estipulado dada a
frequência estabelecida.
Em seguida, alterou-se a frequência do sinal de onda quadrada de 1 Hz para 1kHz e,
com o auxílio de um osciloscópio, foram medidos os sinais na entrada de CLOCK e os da
saída do primeiro Flip-flop (Q0), de maneira que se obteve o gráfico 1.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Gráfico 1 – Entrada do CLOCK (Acima) e Saída Q0 (Abaixo).

Dadas as frequências obtidas na leitura, notou-se que a frequência da saída Q0 é a

metade da frequência do sinal de Clock.
Posteriormente, também com o auxílio de um osciloscópio, foram medidos os sinais
na entrada de CLOCK e os da saída do terceiro Flip-flop (Q2), de maneira que se obteve o
gráfico 2.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Gráfico 2 – Entrada do CLOCK (Acima) e Saída Q2 (Abaixo).

Dadas as frequências obtidas na leitura, notou-se que a frequência da saída Q2 é um

oitavo da frequência do sinal de Clock.
Sendo assim, com a análise dos gráficos 1 e 2, comprova-se que o circuito do
temporizador também pode ser dado como um circuito divisor de frequência, sendo que a
frequência de qualquer saída Q é sempre a metade da frequência do sinal de Clock. Dito isso,
foi proposta a construção de um divisor de frequência de valor 14, ou seja, que possuísse em
sua saída uma frequência igual a 1/14 da frequência aplicada.
Analisando os casos anteriores, ficou evidente que a frequência de saída em relação à
de entrada pode ser tomada em uma tabela verdade que represente o processo de contagem
dos flip-flops, ou seja, que mostre o comportamento dos ciclos dos flip-flops. Assim sendo, a
frequência de saída é dada pela linha em que haja o final de um ciclio e início do outro.
Tomando como base a relação entre o sinal de Clock e a saída Q0, expressa na tabela 1,
pode-se notar tal característica, onde o período de Q0, cuja frequência foi aferida
experimentalmente e com valor de metade do sinal de Clock, inicia-se na linha em que não há
nenhum sinal de Clock realizado

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

(Clock = 0) e termina na linha que representa a segunda alteração do Clock (Clock = 2).

Tabela 1 – Relação Entre o Período da Saída Q0 e o Ciclo de Clock.

Pulso de Clock Q0
0 0
1 1
2 0

Assim, para projetar um divisor de frequência de valor 14, basta realizar uma lógica
que faça o reset dos flip-flops ao chegarem ao décimo quarto pulso de Clock, fazendo com
que o último flip-flop da sequência possua a frequência desejada, como pode ser visto na
tabela 2. Vale lembrar que a função RESET de qualquer flip- flop, assim como a função
SET, são assíncronas e tem predominância sobre as entradas JK, ou seja, independente do
valor que esteja nas saídas dos flip-flops e independente do sinal de Clock, estas entradas
terão suas funções expressas imediatamente após seus acionamentos.

Tabela 2 – Tabela de Funcionamento do Divisor de Frequência de Valor 14.

Pulso de Clock Q3 Q2 Q1 Q0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 0 0 0 0

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Utilizando mintermo para extração da equação booleana responsável por representar

tal situação (equação de SR), obteve-se a equação 1:

Além disso, também há de se pensar na possibilidade de ativação do Reset dos flip-

flops fora do instante de ativação pelo circuito representante da equação 1. Assim sendo,
como equação final, tem-se a equação 2:

Com base na equação 2, foi montado o circuito dedicado ao Reset da figura

9.

Figura 9 – Circuito de Reset dos Flip-Flops Para Divisor de Frequência de Valor 14.

Utilizando cabos banana de tamanho apropriado, foram realizadas as ligações no

bastidor de acordo com a figura 10, correspondente a configuração de um contador síncrono
up/down binário.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Figura 10 – Configuração do Contador Síncrono.

As quatro entradas digitais (D0 a D3) do contador permitem a inserção do valor inicial
da contagem. Para isso, bastou ajustar os geradores de nível lógico de acordo com os valores
desejados e dar um pulso em nível baixo no sinal de LOAD. Observou-se que, ao seguir esse
procedimento, qualquer valor que fosse inserido às entradas digitais era transmitido às saídas.
Contudo, ao se alterar o sinal de LOAD de nível baixo para nível alto, este desabilitou as
entradas digitais, sendo que, qualquer que fosse a alteração em seus valores, nada ocorria às
saídas, as quais mantinham o resultado da última combinação realizada antes da alteração do
nível de LOAD.
Em seguida, foram realizadas transições nos sinais de Clock COUNTUP e
COUNTDOWN, um de cada vez, e observaram-se seus comportamentos. Tanto o COUNTUP
quanto o COUTNDOWN são ativados quando postos em nível baixo. Quando
COUNTDOWN em nível alto (desativado) e COUNTUP conectado a um gerador de onda
quadrada, o contador fará uma contagem crescente dos números binários (de 0000 até
1111) e, quando COUNTUP em nível alto (desativado) e

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

COUNTDOWN conectado a um gerador de onda quadrada, o contador fará uma contagem

decrescente dos números binários (de 1111 até 0000). Para ambos os casos, as transições
ocorrem em borda de subida e é necessário que a entrada LOAD esteja em nível alto.
Posteriormente, incrementou-se o contador até que ele atingisse o valor máximo de
contagem e foi observado que o sinal de CARRY vai para nível baixo, indicando que não há
mais bits disponíveis para contagem (somados). De mesma forma, decrementou-se o contador
até que ele atingisse o valor mínimo de contagem e foi observado que o sinal de BORROW
vai para nível baixo, indicando que não há mais bits a serem computados (subtraídos).
Com base no contador em análise (74HC193), foi proposta a montagem do diagrama
de um contador de 8 bits. Para tanto, foi necessária a analise do datasheet de tal componente.
Neste, foi possível encontrar a tabela 3, correspondente a tabela de funções de tal contador.

Tabela 3 – Tabela de Funções do Contador 74HC193.

Com base nos dados da tabela 3 e com o auxílio do software Proteus, foi possível
configurar o circuito do contador crescente de 8 bits, representado na figura 11.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Figura 11 – Circuito Contador de 8 Bits Síncrono.

Utilizando cabos banana de tamanho apropriado, foram realizadas as ligações no

bastidor de acordo com a figura 12, correspondente a um circuito contador de Código Gray.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Figura 12 – Circuito para Análise de Código Gray.

Após incrementar e decrementar o contador, observando os estados das saídas,

construíram-se os seguintes diagramas de contagem:
• Incremento: 000→0001→0011→0010→0110→0111→0101→0100→1100
→1101→1111→1110→1010→1011→1001→1000;
• Decremento: 1000→1001→1011→1010→1110→1111→1101→1100→0100
→0101→0111→0110→0010→0011→0001→0000.

QUESTIONÁRIO

1- Observe o circuito da figura 13. Mantendo o Jumper desligado e o PRESET e CLEAR

em nível alto, ao acionar o Flip-flop JK, considere na entrada de CLOCK um sinal
quadrado com 5 Vpp e frequência 1 Hz. Ao efetuar-se um CLEAR, explique o
funcionamento do circuito e preencha uma tabela com os estados das saídas.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Figura 13 – Circuito 1.

R: Ao efetuar-se o CLEAR logo após o acionamento dos flip-flops, todas as saídas Q

são colocadas em nível zero. Ao variar o Clock de entrada, a saída Q0 vai de nível
baixo para nível alto. Na segunda variação, Q 0 vai de nível alto para nível baixo,
fazendo o Clock no segundo flip-flop que altera sua saída Q (Q1) de nível baixo para
nível alto. Este processo ocorre repetidamente, até que todas as entradas estejam em
nível alto (maior número da contagem). Após isto, o circuito faz seu reset, iniciando
nova contagem.
Os resultados foram preenchidos na tabela 4.

Tabela 4 – Funcionamento do Circuito 1 com o Jumper Desconectado.

CLOCK Q3 Q2 Q1 Q0

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 0 1 1 0

7 0 1 1 1

8 1 0 0 0

9 1 0 0 1

10 1 0 1 0

11 1 0 1 1

12 1 1 0 0

13 1 1 0 1

14 1 1 1 0

15 1 1 1 1

16 0 0 0 0

17 0 0 0 1

2- Desconectando o CLEAR do nível alto e acionando o JUMPER, considere a aplicação dos

pulsos de CLOCK e explique o que acontece. Para cada pulso de CLOCK, anote os status
das saídas de todos os flip-flops em uma tabela.

R: Este circuito apresenta funcionamento análogo ao da questão anterior.

Contudo, ao chegar ao número 5 (0101) o circuito faz seu reset
automaticamente, por meio da lógica combinacional da porta NAND utilizada. Os
resultados foram preenchidos na tabela 5.

Tabela 5 – Funcionamento do Circuito 1 com o Jumper Conectado.

CLOCK Q3 Q2 Q1 Q0

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 0 0 0 0

7 0 0 0 1

8 0 0 1 0

9 0 0 1 1

10 0 1 0 0

11 0 1 0 1

12 0 0 0 0

13 0 0 0 1

14 0 0 1 0

15 0 0 1 1

16 0 1 0 0

17 0 1 0 1

3- Compare e explique a diferença entre os dois circuitos.

R: No primeiro circuito, é demonstrado um contador de 0 à F, o qual faz o reser

automaticamente ao atingir F (ciclo completo). No segundo circuito, é representado
um contador de 0 à A. Apesar de ser o mesmo circuito que o primeiro caso, este
apresenta uma porta NAND, responsável por gerar uma

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

lógica combinacional que faz o reset de todos os flip-flops ao chegar em A (0101). Em

qualquer outro caso, a saída da porta NAND encontra-se em nível alto, garantindo que
o RESET esteja desativado.

4- Monte outra tabela comparando as duas anteriores, com uma coluna adicional para
representar o decimal correspondente de cada linha.

R: Os resultados foram preenchidos na tabela 6.

Tabela 6 – Comparação entre Tabelas.

Circuito Sem Jumper Circuito Com Jumper
Clock Q3 Q2 Q1 Q0 Dígito Clock Q3 Q2 Q1 Q0 Dígito
0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 1 1 0 0 0 1 1
2 0 0 1 0 2 2 0 0 1 0 2
3 0 0 1 1 3 3 0 0 1 1 3
4 0 1 0 0 4 4 0 1 0 0 4
5 0 1 0 1 5 5 0 1 0 1 5
6 0 1 1 0 6 6 0 0 1 0 0
7 0 1 1 1 7 7 0 0 1 1 1
8 1 0 0 0 8 8 0 0 0 0 2
9 1 0 0 1 9 9 0 0 0 1 3
10 1 0 1 0 10 10 0 1 1 0 4
11 1 0 1 1 11 11 0 1 1 1 5
12 1 1 0 0 12 12 0 0 0 0 0
13 1 1 0 1 13 13 0 0 0 1 1
14 1 1 1 0 14 14 0 0 1 0 2
15 1 1 1 1 15 15 0 0 1 1 3
16 0 0 0 0 0 16 0 1 0 0 4
17 0 0 0 1 1 17 0 1 0 1 5

5- Qual a finalidade da porta NAND no circuito?

R: A finalidade desta porta lógica é enviar um sinal em nível baixo assim que todas as
suas entradas (Q0 e Q2) estejam em nível alto, fazendo com que o RESET seja ativado,
reiniciando a contagem assim que esta atingir o número máximo pré-estabelecido
(0101).

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

6- Em qual dígito a porta NAND é acionada?

R: No dígito 0101, correspondente ao número 5 em decimal.

7- Determinar a razão da divisão de frequência para cada estágio do contador.

R: Tomando-se como base a frequência do sinal de Clock, para o circuito sem o

jumper conectado:
• Frequência de Q0 = 1/2 clock;
• Frequência de Q1 = 1/4 clock;
• Frequência de Q2 = 1/8 clock ;
• Frequência de Q3 = 1/16 clock.

Tomando-se como base a frequência do sinal de Clock, para o circuito sem o jumper
conectado:

• Frequência de Q0 = 1/2 clock;

• Frequência de Q1 = 1/6 clock;
• Frequência de Q2 = 1/6 clock;
• Frequência de Q3 = 0 clock.

8- Considere o circuito da figura 14. Acionando o JK com PRESET e CLEAR em nível alto,
injeta-se na entrada de CLOCK um sinal quadrado de 5 Vpp e frequência de 1 Hz. Observe o
funcionamento do circuito e preencha uma tabela.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Figura 14 – Circuito 2.

R: Os resultados foram preenchidos na tabela 7.

Tabela 7 – Funcionamento do Circuito 2.

CLOCK Q3 Q2 Q1 Q0

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 0 0 0 0

7 0 0 0 1

8 0 0 1 0

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

9 0 0 1 1

10 0 1 0 0

11 0 1 0 1

12 0 0 0 0

13 0 0 0 1

14 0 0 1 0

15 0 0 1 1

16 0 1 0 0

17 0 1 0 1

9- Explique o funcionamento desse contador.

R: Este circuito apresenta funcionamento análogo ao da questão anterior 2. Ao chegar

ao número 5 (0101) o circuito faz seu reset automaticamente, por meio da lógica
combinacional da porta NAND utilizada.

10- Em qual valor a porta NAND é ativada?

R: A porta NAND é ativada quando o contador chega ao valor 5 (0101).

11- Considere o circuito da figura 15. Acionando o JK com PRESET e CLEAR em nível
alto, injeta-se na entrada de CLOCK um sinal quadrado de 5 Vpp e frequência de 1 Hz.
Observe o funcionamento do circuito e preencha uma tabela.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Figura 15 – Circuito 3.

R: Os resultados foram preenchidos na tabela 5.

Tabela 8 – Funcionamento do Circuito 3.

CLOCK Q3 Q2 Q1 Q0

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 0 1 1 0

7 0 1 1 1

8 1 0 0 0

9 1 0 0 1

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

10 1 0 1 0

11 1 0 1 1

12 1 1 0 0

13 1 1 0 1

14 1 1 1 0

15 1 1 1 1

16 0 0 0 0

17 0 0 0 1

12- Compare e explique a diferença entre um contador síncrono e um assíncrono.

R: No contador síncrono, todos os flip-flops recebem o sinal de clock

simultaneamente. Já no contador assíncrono, o Clock está conectado apenas ao
primeiro flip-flop, sendo que as entradas de Clock dos flip-flops seguintes estão
conectadas em cascata com as saídas de seus antecessores.

13- Qual a finalidade das portas AND no circuito?

R: As portas AND têm como finalidade fornecer os sinais de controle das entradas J e
K. Quando ambas as saídas dos flip-flops 1 e 2 atingem nível alto, estas fazem com
que as entradas J e K do flip-flop 3 recebam sinal 1. Em nova alteração de Clock, as
saídas Q0 e Q1 retornam para nível baixo e a saída Q2 vai para nível alto, dado o sinal
presente em suas entradas. O mesmo ocorre com o sinal de entrada do flip-flop 4 que,
quando todas as saídas anteriores (Q0, Q1 e Q2) atingem nível alto, após novo ciclo de
Clock, a saída Q3 vai para nível alto. Analisando-se o funcionamento completo do
contador em si, nota-se que a lógica gerada pelas portas AND é a mesma que a gerada
quando todas as entradas dos flip-flops JK estão conectadas diretamente a um sinal
fixo de entrada com nível alto.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

14- Considere o circuito da figura 16. Acionando o JK com PRESET e CLEAR em nível
alto, injeta-se na entrada de CLOCK um sinal quadrado de 5 Vpp e frequência de 1 Hz.
Observe o funcionamento do circuito e preencha uma tabela.

Figura 16 – Circuito 4.

R: Os resultados foram preenchidos na tabela 9.

Tabela 9 – Funcionamento do Circuito 4.

CLOCK Q2 Q1 Q0

0 1 0 1

1 1 1 1

2 0 1 0

3 1 0 1

4 1 1 1
0 1 0
5

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

6 1 0 1

7 1 1 1

8 0 1 0

9 1 0 1

10 1 1 1

11 0 1 0

12 1 0 1

13 1 1 1

14 0 1 0

15 1 0 1

16 1 1 1

17 0 1 0

15- Explique o funcionamento desse contador.

R: O circuito contador é um circuito de repetição, o qual apresenta apenas a

seguinte sequência: 111→010→101→111.

16- Desenhe um gráfico com os estados desse contador.

R: Foi obtido o gráfico 3.

Gráfico 3 – Estados do Circuito 4.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

17- Defina contador síncrono de módulo arbitrário.

R: Um contador síncrono de módulo arbitrário é um contador que utiliza uma

expressão ordenada de síntese, permitindo a concepção de contadores genéricos,
independentemente de o módulo de contagem ser ou não uma potência de 2.

18- Projete o mesmo contador do item 5 utilizando flip-flop tipo D.

R: Para projetar um contador de 8 bits utilizando-se de flip-flops tipo D,

primeiramente foi necessário encontrar algum dado da literatura que mostrasse a
configuração de um contador básico utilizando flip-flops tipo D. Assim sendo, após
pesquisa, encontrou-se o circuito da figura17, o qual mostra um contador de 4 bits
utilizando estes flip-flops.

Figura 17 – Circuito Contador Utilizando Flip-Flops Tipo D.

Com base na configuração mostrada na imagem, projetou-se o circuito da

figura 18.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

Figura 18 – Circuito Contador de 8 Bits Utilizando Flip-Flops Tipo D.

19- Defina contador módulo 16 e contador módulo 10.

R: O contador de módulo 16 realiza contagens de 0 à F (em hexadecimal),

percorrendo ao todo 16 estados distintos antes de reiniciar o ciclo de contagem
(transição de F para 0). Já o contador de módulo 10 realiza contagens de 0 à 9 (em
decimal), percorrendo ao todo 10 ciclos distintos antes de reiniciar o ciclo de
contatem (transição de 9 para 0).

20- Qual o peso de divisão para cada estágio do contador assíncrono?

R: O peso da divisão para cada estágio do contador assíncrono é ½, ou seja, cada

saída apresenta uma frequência que é metade da frequência de Clock.

21- Explique o que é um Ripple Counter.

R: Ripple Counter é outro nome dado aos circuitos assíncronos. Este

nome é dado pela forma como o Clock transita pelos flip- flops. No caso,
o Clock está conectado apenas ao primeiro flip- flop, sendo que as
entradas de Clock dos flip-flops seguintes estão conectadas em cascata
com as saídas de seus antecessores.

22- Quantos flip-flops são necessários para montar um contador módulo 32?

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

R: São necessários 5 flip-flops, pois o número de estados segue a forma de uma

potência de dois. Logo, para 2n=32, n=5, onde n é o número de flip-flops e 32 é o
número de estados (de 0 à 31).

CONCLUSÃO

O objetivo deste experimento foi observar o funcionamento de contadores síncronos e

assíncronos, assim como entender o código Gray.
Com relação aos circuitos assíncronos, evidenciou-se que estes dão ditos assim pois os
flip-flops não recebem pulsos de Clock simultaneamente. O único flip- flop conectado ao
sinal de Clock de fato é o primeiro. Todas as outras entradas CLOCK dos flip-flops seguintes
são ligadas às saídas Q de seu antecessor imediato. Assim, o próximo flip-flop da sequência
irá alterar-se apenas quando a saída Q do flip-flop anterior realizar a transição de estado para
a ativação do Clock seguinte, podendo esta ser uma transição de borda de subida ou borda de
descida. Além disso, evidenciou-se que este tipo de contador também é dado como um divisor
de frequência, pois cada saída Q tem sua frequência expressa por ½ da frequência do sinal
conectado à sua respectiva entrada de Clock. De forma geral, é possível dizer

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

que a razão da frequência de cada saída Q é dada por 1/2n, onde n é o número do flip-flop.
Com relação aos contadores síncronos, evidenciou-se que tais contadores trabalham
com o sinal de Clock sendo aplicado simultaneamente para todas as entradas CLOCK dos
flip-flops. E quanto a sua contagem, esta pode ser feita automaticamente aplicando-se sinais
de onda quadrada nas entradas COUNTUP (contagem crescente) e COUNTDOWN
(contagem decrescente), sendo que para que uma tenha a sua função expressa, a outra precisa
estar desativada. Além disso, tais contadores também possuem a opção de inserção de um
valor inicial à contagem, por meio de suas entradas digitais. Para que este valor de preset
tenha influência sobre as saídas dos flip-flops, é necessário que a entrada LOAD esteja ativa,
o que, no caso do experimento, era quando está encontrava-se em nível baixo. E, para
ativar as funções de COUNTUP e COUNTDOWN, a entrada LOAD deve ser colocada em
nível alto.
Ainda com relação a ambos tipos de circuito, é possível utilizar lógicas
combinacionais relacionadas às saídas dos flip-flops para que, ao se atingir certo número da
contagem, todos os flip-flops sofram reset, fazendo com que o ciclo recomece a partir de tal
combinação. Este tipo de lógica serve para não só determinar uma contagem menor do que a
máxima possível para uma dada quantidade de flip-flops como também determinar uma
frequência específica, podendo esta ser ou não uma potência de base dois.
Por último, com relação ao código Gray, notou-se que este, ao invés de seguir uma
forma sequencial, assim como os contadores comuns, apresenta uma forma diferente de
contagem, onde entre o estado anterior e o próximo estado haja apenas a alteração de um dos
bits envolvidos na contagem, ou seja, de um estado para o outro, é permitida apenas uma
única variação de nível dentre todos os bits envolvidos. Assim sendo, comprovou-se a
eficácia deste código quando utilizado em operações onde apenas uma única combinação é
responsável por determinar uma única posição dentro de um sistema de controle.

2
 lOMoARcPSD|26921355

Engenharia de Controle e Automação

REFERÊNCIAS BIBLIOGRÁFICAS

NEXPERIA. 74HC193; 74HC193 Presettable synchronous 4-bit binary up/down

counter. Disponível em: < https://assets.nexperia.com/documents/data-
sheet/74HC_HCT193.pdf> . Acesso em: 06 Out 2017.

ELECTRONICS-COURSE.COM. Ripple Counter. Disponível em: <http://electronics-

course.com/ripple-counter>. Acesso em: 07 Out 2017.

EPUSP – LABORATÓRIO DIGITAL. CONTADOR EM CÓDIGO GRAY. Disponível

em <https://www2.pcs.usp.br/~labdig/pdffiles_2011/contadorgray-2011.pdf>. Acesso em: 05
Out 2017.