CENTRO DE FORMAÇÃO PROFISSIONAL DA INDÚSTRIA ELECTRÓNICA,

ENERGIA, TELECOMUNICAÇÕES E TECNOLOGIAS DE INFORMAÇÃO

Circuitos Sequenciais

Flip-Flop S-R Latch e D Latch

Trabalho realizado por:

Ricardo Saraiva Nº12939
Luiz O. Carenzi Nº12935
Pedro Marques Nº12938
 Circuitos Sequenciais

Índice Geral
OBJECTIVOS............................................................................................................................1
INTRODUÇÃO...........................................................................................................................2
LISTA DE MATERIAL...............................................................................................................2
Circuito Integrado Portas Lógicas NAND - 7400...................................................................3
Esquema de Ligações 7400.................................................................................................3
Logigrama 7400.....................................................................................................................3
Tabela de Verdade do Circuito Integrado 7400................................................................3
Implementação de um Flip-Flop S-R Latch Reset Prioritário..............................................4
Logigrama do FF S-R Latch Reset Prioritário....................................................................4
Logigrama do FF S-R Latch Reset Prioritário com NANDS............................................4
Tabela de Verdade................................................................................................................5
Esquema do Circuito com as ligações realizadas na breadboard..................................5
Implementação de um Flip-Flop D Latch usando NANDS..................................................6
Logigrama FF D Latch..........................................................................................................6
Logigrama do FF D Latch com NANDS.............................................................................7
Tabela de Verdade................................................................................................................7
Esquema do Circuito com as ligações realizadas na breadboard..................................8
CONCLUSÃO............................................................................................................................9

CINEL Pág. 1 PFA16

 Circuitos Sequenciais

OBJECTIVOS

Implementação de um Flip-Flop S-R Latch e de um Flip-Flop D Latch recorrendo à

universalidade das portas NAND.

INTRODUÇÃO

Os circuitos que temos analisado em trabalhos práticos anteriores eram circuitos cujas
saídas dependiam das entradas de uma forma linear e momentânea. Todas as variações
nas entradas provocavam instantaneamente variações nas saídas, não podendo as saídas
ficarem invariáveis às alterações das entradas. Uma saída para se tornar independente
das entradas, tem de ser definida de forma a manter o seu valor, mesmo quando as
variáveis de entrada se alterem. Deste tipo de circuitos, podemos concluir que poderão
memorizar o seu valor até ordens em contrário.

Para se poder manter um valor de saída memorizado, os circuitos são implementados

com realimentação, ou seja, os valores das saídas de um circuito sequencial não
dependem só do valor das entradas, mas também do valor das próprias saídas.

No nosso trabalho vamos abordar o funcionamento do Flip-Flop S-R Latch e de um

Flip-Flop D Latch.

LISTA DE MATERIAL

 1 Alicate de Pontas Chatas.

 1 Alicate de Corte.

 1 Breadboard.

 2 Circuitos Integrados 7400.

 Fios de cobre.

 1 Caixa de Testes.

CINEL Pág. 2 PFA16

 Circuitos Sequenciais

Circuito Integrado Portas Lógicas NAND - 7400

Esquema de Ligações 7400

Fig. 1 – Esquema de ligações do Circuito Integrado 7400.

Logigrama 7400

Fig.2 – Logigrama do Circuito Integrado 7400.

Tabela de Verdade do Circuito Integrado 7400

A B X =A . B
0 0 1
0 1 1
1 0 1
1 1 0

CINEL Pág. 3 PFA16

 Circuitos Sequenciais

Implementação de um Flip-Flop S-R Latch Reset Prioritário

Logigrama do FF S-R Latch Reset Prioritário

Fig.3 – Logigrama do Flip-Flop S-R Latch Reset Prioritário.

Logigrama do FF S-R Latch Reset Prioritário com NANDS

Fig.4 – Logigrama do Flip-Flop S-R Latch Reset Prioritário com NANDS.

CINEL Pág. 4 PFA16

 Circuitos Sequenciais

Tabela de Verdade

S R
0 1
1 0
1 1
0 0
Q Q Observações
0 1 Reset (Q=0)
1 0 Set (Q=1)
0 1 Reset Prioritário
¿
Q Q Memoriza o estado

Esquema do Circuito com as ligações realizadas na breadboard

Fig.5 – Esquema do circuito montado na breadboard .

Após uma análise ao logigrama que nos foi entregue, verificámos que se tratava de um
Flip-Flop S-R Latch Reset Prioritário.

Começámos por criar a tabela de verdade e a desenhar o respectivo circuito recorrendo

apenas a NANDS, confirmando com a tabela de verdade se o circuito que estávamos a
desenhar estava correctamente construído, com a leitura atenta do datasheet do circuito
integrado 7400 começámos por marcar no nosso circuito o número das entradas e saídas
das portas NAND.

Colocámos o circuito integrado 7400 na breadboard e procedemos às ligações de

alimentação do pino 7 ao GND (0V) e do pino 14 ao Vcc (+5V).

Utilizámos interruptores para simular os bits 1 (+5V) e 0 (0V), em que o interruptor S

foi ligado ao pino 9 e o interruptor R foi ligado ao pino 12 e 13.

CINEL Pág. 5 PFA16

 Circuitos Sequenciais

Para verificar os sinais de saída ligámos o pino 3 correspondente ao Q e o pino 6

correspondente ao Q a leds.

Ao colocar o Set a “0” e o Reset a “1” vamos ter na saída Q o valor “0” e na saída Q o
valor “1” que corresponde que o Reset guardou “1”. Ao colocar-se o Set a “1” e o Reset
a “0” vamos ter na saída Q o valor “1” e na saída Q o valor “0” que corresponde que o
Set guardou “1”. Ao colocarmos o S a “1” e o R a “1” podemos verificar que se trata de
um Flip-Flop S-R Latch com Reset Prioritário ao vermos a saída Q a “0” e a saída Q a
“1”. Quando temos o S e o R a “0” ele memoriza o estado anterior, se a saída Q estiver
igual a “0” e a saída Q igual a “1” e se colocarmos o S e o R a “0” ele memoriza o
estado que estava anteriormente mantendo o Q a “0” e o Q a “1”. Se por acaso o S
estivesse a “1” e o R a “0” na saída iriamos ter Q igual a “1” e Q igual a “0” e se colocar
o S igual a “0” e o R igual a “0” iremos ter na saída o Q igual a “1” e o Q igual a “0”,
verificamos que ele memorizou o estado anterior que era “1”.

Implementação de um Flip-Flop D Latch usando NANDS

Logigrama FF D Latch

Fig.6 – Logigrama do Flip-Flop D Latch.

Logigrama do FF D Latch com NANDS

CINEL Pág. 6 PFA16

 Circuitos Sequenciais

Fig.7 – Logigrama do Flip-Flop D Latch usando NANDS.

Tabela de Verdade

E D S R Q Q Observações
¿
0 - 0 0 Q* Q Memoriza o estado
1 0 0 1 0 1 R=E. D
1 1 1 0 1 0 S=E.D
- - 1 1 - -

Esquema do Circuito com as ligações realizadas na breadboard

CINEL Pág. 7 PFA16

 Circuitos Sequenciais

Fig.8 – Esquema do circuito montado na breadboard .

Após uma análise ao logigrama que nos foi entregue, começámos por desenhar um Flip-
Flop D Latch recorrendo somente a NANDS.

Começámos por criar a tabela de verdade e a desenhar o respectivo circuito recorrendo

apenas a NANDS, confirmando com a tabela de verdade se o circuito que estávamos a
desenhar estava correctamente construído, com a leitura atenta do datasheet do circuito
integrado 7400 começámos por marcar no nosso circuito o número das entradas e saídas
das portas NAND.

Colocámos os dois circuito integrados 7400 na breadboard e procedemos às ligações de

alimentação do pino 7 ao GND (0V) e do pino 14 ao Vcc (+5V).

Utilizámos interruptores para simular os bits 1 (+5V) e 0 (0V), em que o interruptor D

foi ligado ao pino 9 e o interruptor E foi ligado ao pino 13.

Para verificar os sinais de saída ligámos o pino 3 correspondente ao Q e o pino 6

correspondente ao Q a leds.

Ao colocar o E (Enable) a “1” e o D (Data) a “0” iremos ter na saída Q o valor “0” e na
saída Q o valor “1”

Ao colocar o E (Enable) a “1” e o D (Data) a “1” iremos ter na saída Q o valor “1” e na
saída Q o valor “0”

Ao colocar o E a “0” e o D a “0” iremos ter na saída o Q a “1” e o Q a “0” pois

memorizou o estado anterior em que o D era igual a “1”, ao colocar o E a “0” e o D
posteriormente a “0” ele ignorou o estado posterior.

Ao colocar o E a “1” e o D a “0” iremos ter na saída Q igual a “0” e Q igual a “1” em
que ao colocar o E a “1” fez colocar o em Q o estado que está em D.

CINEL Pág. 8 PFA16

 Circuitos Sequenciais

Ao colocar o E a “1” e o D a “1” vamos ter na saída Q o valor “1” e em Q o valor “0”.

Ao colocar o E a “0” e o D a “1” ele irá ignorar o actual estado do D, pois memorizou o
estado anterior em que vai colocar na saída Q o valor “1” e na saída Q o valor “0”. Só
quando colocar novamente o E a “1” é que ele irá colocar na saída Q o valor que estiver
na entrada D.

CONCLUSÃO

Após montagem do circuito verificámos que um dos circuitos integrados não estava a
funcionar, após a uma verificação de todas as ligações do circuito verificámos que a
alimentação não estava a chegar a um dos circuitos integrados, tal se deveu ao pino 14
estar torto e não fazer contacto com os pinos da breadboard.

Este trabalho prático proporcionou-nos diversas aprendizagens a nível de

conhecimentos técnicos.

CINEL Pág. 9 PFA16