MONTE SEU PLL SEM MISTRIOS

SINTETIZADOR COM PLL MC145152 E PRESCALER MC12017

Apresento aqui um excelente sintetizador com o PLL MC145162, Prescaler

MC12017 e VCO utilizando o FET 2SK19. Pode ser utilizado para montagem de
transmissores e receptores at 500MHz. A frequencia de operao
programada atravs de jumps. Podendo ser projetado programadores
utilizando lgica CMOS ou TTL, microcontrolador ou microprocessador para
programao de frequencia, inclusive com indicao digital da frequencia
de operao.

DESCRIO DE FUNCIONAMENTO DO SINTETIZADOR

Na figura 1 apresentado o diagrama esquemtico do sintetizador que

formado por um circuito PLL simples. Um PLL basicamente um servo-loop
eletrnico. A funo de um PLL de detectar e seguir pequenas diferenas
de fase e freqncia existente entre o cristal de referencia (pino 26 de
CI1) e a freqncia de entrada (pino 1 IN). Tem por base CI1 que um LSI
(large scale integration). O oscilador de referencia de 10,240 MHz, ligado
nos pinos 26 e 27 de CI1, controlada pelo cristal de referencia XTAL1. O
fruto da sintetizao do PLL, j dividido por CI2 aplicado no pino 1 de
CI1. As duas freqncias, a do pino 1 e a do pino 26, so novamente
divididas pelos divisores internos at ambas alcanarem o valor de 10KHz,
quando tem suas fases comparadas pelo detector de fase, tambm interno.
Este valor mtuo de 10KHz a freqncia de referencia FR.O resultado
dessa comparao de fase, a fase R e fase V, saem pelos pinos 7 e 8 de CI1
e so aplicadas nas portas, inversora (pino 2) e no inversora (pino 3),
de CI3, que um filtro passa-baixa, que tem a funo de Filtro e
Amplificador de Loop (amplificador de elo). CI1 ento, segundo as
informaes das fases R e V, tem na sua sada, pino 6 uma tenso CC
proporcional a diferena entre R e V, podendo ir de zero Volt a +9Vcc, sua
tenso VDD. Esta tenso CC polariza o diodo varicap D2 (figura 2),
determinando uma correo na capacidade do diodo e por extenso uma
correo na freqncia do VCO, formado pelo FET 2SK19. Conforme a tenso
do pino 6 de CI3, podemos corrigir a freqncia do VCO, segundo a
frequencia programada, evitando que a mesma varie e mantendo-se precisa
tal como a frequencia do cristal XTAL1. Isto em termos absolutos (% de
preciso) e em termos de variao de temperatura +-5PPM. O sinal de udio
modulador, aplicado no terminal de entrada, atua na tenso de D1,
promovendo somas algbricas instantneas na tenso CC do mesmo e com isso,
mudando instantaneamente a capacidade de D1,ocasionando variaes
instantneas da frequencia do VCO, o que na realidade, um real desvio de
frequencia, que neste caso, em radiodifuso FM, de no mximo +-75KHz.
D2, C4, CT1 e L1 formam o circuito tanque do oscilador controlado a
voltagem.

O sinal do VCO, entregue a Q2, que um isolador (Buffer), que isola o

VCO das influncias dos circuitos seguintes. O sinal retirado no coletor
de Q2 enviado para o divisor (Prescaler) CI2, que direciona o sinal para
retorno ao LSI, formando o elo de fase amarrada (PLL - Fhase Locked loop).
CI2 um divisor digital do tipo ECL (emitting coupled lgic) cujos nveis
lgicos "0" e "1" esto a +3,15 e +4,05 Volts respectivamente. No tendo
que gastar tempo para saturar ou cortar a corrente de trabalho, este
divisor capaz de operar com freqncias at 500MHz. A diviso normal
de 64 vezes. Mas como temos necessidade de divises fracionrias, uma
parte do Duty Cicle (ciclo til) transformado em divisor por 65 vezes,
pelo SWALLOW PULSE (pulso inibidor SP) e o integrado deixa de contar o 65
pulso, tantas vezes quantas necessrias. Isto feito pelo pino 9 de CI1
que manda o Swallow Pulse ao pino 1 de CI2. O pino 9 retira esta
informao da "lgica interna de controle", cuja funo, ter ou no ter o
Swallow Pulse, depende da frequencia que se queira sintetizar, informao
esta dada pela programao dos jumps conectados a CI1. A frequencia do
VCO, ento, dividida por 64 ou 65 por CI2 (divisor P), aplicada ao
pino 1 de CI1, onde sofre nova diviso, agora pelo divisor interno
Contador N de 10 Bits, programado pelos jumps atravs dos pinos N0 at N9,
chamado divisor mais significativo. Conforme a escolha da frequencia
programada nos jumps, aplicando nos seus pinos 10 Bits, como por exemplo:
0110011101. A sada deste divisor j aplicada no detector de fase
interno e est pronta para ser comparada. Mas o sinal do pino 1, tambm
dividido pelo divisor Contador A de 6 Bits, tambm programado pelos jumps
atravs dos pinos de A0 at A5, chamado divisor menos significativo, ou do
Swallow Pulse. Colocando-se todas as entrada N's e A's em nvel "0"
(Zero), sintetiza-se a menor frequencia possvel, e vice versa, com nvel
1, a maior frequencia possvel dentro do sistema incluso no LSI. Com N9
(pino 20) aterrado, so sintetizadas freqncias dentro do VHF; com N9 em
"1", sintetiza-se freqncias acima de 250MHz. Portanto N9 sempre estar
aterrado para as freqncias da faixa de 88 a 108 MHz. Quando qualquer
pino de programao ficar aberto, estar com nvel lgico "1" devido
resistores (Pullup Resistor) internos ao LSI. Ento, com o pr-divisor CI2
e com os divisores internos do LSI (CI1), descemos a frequencia
sintetizada pelo VCO em VHF para 10KHz, necessrio comparao de fase
feita pelo detector interno do LSI. Portanto, qualquer que seja a
frequencia sintetizada pelo VCO, isto nos obriga a baixa-la sempre para
10KHz, diviso esta obtida inicialmente, por CI2 comandado pelo Swallow
Pulse e principalmente pelos divisores internos N e A, programadas pelos
jumps atravs dos 13 bits.

Com o retorno do sinal ao detector de fase, completamos o loop (ELO), pois

os sinais R e V "nascem" no detector, produtos da comparao que so do
sinal do VCO, pino 1, com o sinal do oscilador de referencia do cristal
XTAL1, nos pinos 26 e 27. Note que ambos sinais devem ser divididos at
10KHz, que o real valor da frequencia de referencia FR.

A amarrao do elo (locking loop) essencial sintetizao precisa e

controlada de qualquer frequencia. Se o loop perder o lock (Lock Less), um
sinal de alarme ser gerado pelo detector de fase, excitando o detector de
amarrao (Lock Detect) e colocando no pino 28 um trem de pulsos digitais
da ordem de 9KHz, que saturam Q1, fazendo acender o led D1, indicando com
isso, ou que que a frequencia programada est fora do ajuste do VCO ou que
h falha no loop.

A freqncia de oscilao do cristal XTAL1, desenvolvida nos pinos 26 e 27

de CI1, aplicada no divisor Contador R de 12 Bits e aps, aplicada ao
detector de fase, j na frequencia de 10KHz. Este divisor alimentado com
12 bits, programado pelos pinos 4 (RA0), 5 (RA1) e 6 (RA2), que atravs
desses pinos programam uma memria ROM (memria somente de leitura)
interna ao prprio LSI. Esta memria alimentada por um decodificador
binrio de trs linhas de entrada e oito de sada, cujas trs entradas so
os pinos 4, 5 e 6. Ento, para programar a diviso da frequencia j
conhecida de um cristal, basta aplicar ou no, nveis terra nos pinos RA0,
RA1 e RA2. Aplicando um "jump" para terra, garante-se nvel "0" (zero) na
entrada aterrada. Deixando-a livre, sem nada, o Pullup Resistor interno ao
LSI, transmite nvel "1" automaticamente entrada e a mesma l "1"
obviamente. Como temos trs entradas isto nos d 8 possibilidades de
programar o divisor e poderamos ter at outras 7 freqncias para ser
dividida. Logo abaixo teremos a explicao de como calcular a frequencia
de referencia.

No VCO e atravs de C17, retirado o sinal de RF para aplicao em

circuitos externos como receptores e transmissores. Ateno! Dever ser
montado um isolador (Buffer), que isolar o VCO das influncias dos
circuitos seguintes.

CI3 pode ser substitudo pelo LM741.

Para os mais habilidosos, L1 pode ser impressa na prpria placa de

circuito impresso.
 CLCULOS E PROGRAMAO DOS DIVISORES

Iniciaremos pelo divisor da frequencia de referencia.

* Observe na tabela abaixo que o nvel lgico "0" o pino est aterrado, e
nvel lgico "1", o pino est aberto.

PINO 6 PINO 5 PINO 4 VALOR DA

RA2 RA1 RA0 DIVISO

0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
0 8
1 64
0 128
1 256
0 512
1 1024
0 1160
1 2048

* 01) - Vamos calcular a frequencia do cristal mais adequado ou

propcio.

Ex.: Multiplicando 1024 da tabela por 10.000Hz (frequencia de

referencia) = 10.240.000 ou 10,240MHz => Este o valor do cristal
usado no nosso projeto, devido ser mais comum no mercado.
Programar os jumps conforme tabela acima.

FR = Freq. Cristal de Referencia 1024 = 10KHz

FR = Frequencia de Referencia

FC = Frequencia do Cristal de Referencia

FC = FR x 1024 => 10.000 x 1024 = 10.240.000KHz = 10,240MHz

FC = 10,240MHz

* 02) - Agora vamos calcular os valores dos divisores "N" e "A" do

PLL (CI1).

FS = Freqncia de Sada

N = Divisor Programvel

A = Divisor Programvel

FR = Freqncia de Referncia

P = Divisor 64 - PRESCALER

DT (Diviso Total) = (Divisor P x Divisor N) + Divisor A

Na prtica se resume em duas divises aritmticas. Por exemplo,

para a freqncia de sada do VCO igual a 100,1 MHz, a primeira
diviso feita como segue:

DT = FS (em Hz) FR (em Hz)

DT = 100100000 10000 = 10010

10010 a diviso total da conjugao dos 3 divisores P,N e A. A

segunda diviso mais simples e feita como segue:

DT = (DIVISOR P x DIVISOR N) + DIVISOR A

Como P fixo em 64, e DT j foi calculado, para se achar o valor

de N dividimos assim:

DIVISOR N = DT DIVISOR P => N = 10010 64 = 156,....

O resultado um valor inteiro, 156 no exemplo, com uma parte

fracionria que no interessa e deve ser desprezada.

O divisor A o resto da diviso 10010 por 64, que 26. Isto

porque 156 x 64 = 9984, logo 10010(DT) 9984 = 26.

Logo DT = (P x N) + A => DT = (64 x 156) + 26 = 10010

O exemplo acima ficou da seguinte forma:

FS = Freqncia de Sada = 100,100 MHz

N = Divisor Programvel = 156

A = Divisor Programvel = 26

FR = Freqncia de Referncia = 10 KHz

P = Divisor 64 - PRESCALER

Ver detalhes em blocos do PLL em Aprenda Como Funciona o PLL

* 03) - Com os valores dos divisores "N" e "A", vamos ver como
programar os jumps.

Os valores encontrados de N = 156 e A = 26, so decimais, logo

teremos que converte-los em binrio como segue:

Tabela com a converso do valor 156.

DIVISES SUCESSIVAS RESTOS

VALORES EM DECIMAL VALORES EM BINRIO

156
0 = N0
0 78

78
0 = N1
0 39

39
1 = N2
1 19

19
1 = N3
1 9

9
1 = N4
1 4

4
0 = N5
0 2

2
0 = N6
0 1
 1
1 = N7
1 0
--- * N8 = 0
--- * N9 = 0

Na tabela temos os valores de N0 a N9. Lembrando que nvel lgico

"0", o pino do CI dever ser aterrado, e nvel lgico "1", o
pino dever ser deixado aberto.

* N8 e N9 no tiveram resto, mas mesmo assim devero ser

aterrados.

Tabela com a converso do valor 26

DIVISES SUCESSIVAS RESTOS

VALORES EM DECIMAL VALORES EM BINRIO

26
0 = A0
0 13

13
1 = A1
1 6

6
0 = A2
0 3

3
1 = A3
1 1

1
1 = A4
1 0
--- * A5 = 0

Na tabela temos os valores de A0 a A5. Lembrando que nvel lgico

"0", o pino do CI dever ser aterrado, e nvel lgico "1", o
pino dever ser deixado aberto.

* A5 no teve resto, mas mesmo assim dever ser aterrado.

Todas informaes necessrias para o projeto do PLL foram dadas,

porm qualquer dvida contate-me pelo e-
mail py2csy(arroba)yahoo.com.br arroba => @