Aula 3

Eletrônica Digital
Circuitos
1
65
Sequenciais

Prof. Eng. Ederson Cichaczewski, MSc

 Conversa Inicial

Tema 1
Circuitos com
memória flip-flop
Tema 2
2
65

Circuitos síncronos
e assíncronos
 Tema 3
Temporizações e contadores
Tema 4
Análise de sistemas
sequenciais
Tema 5
3
65

Projeto de sistemas
sequenciais
 Contextualizando

O que são circuitos

lógicos sequenciais?
Memória e
sincronismo
Diagrama de
4
65

estados
 Tema 1: Circuitos
com memória flip-flop
5
30
65
 Flip-Flop (FF):

Circuito
combinacional com
memória;
conceito de
6
65

realimentação.
7
65
 Simbologia geral:

8
Saída Q : saída normal
Saída : saída
65

invertida
SET: Q = 1 e = 0
RESET: Q = 0 e = 1
 SET/RESET
Flip-Flop NAND: pulso para nível
baixo para setar ou resetar.
Repouso em nível alto.

9
65
 Flip-Flop NOR: pulso
para nível alto para
setar ou resetar.
Repouso em nível baixo.
10
65
 Pulso
Para nível alto: positivo
Para nível baixo: negativo
Transição de baixo
para alto: borda
de subida
11
65

Transição de alto para

baixo: borda de descida
12
65
 Tema 2: Circuitos
síncronos e
13
65
30
assíncronos
 Circuitos assíncronos: a saída
muda a qualquer momento.

Circuitos síncronos: saída muda

em função de um sinal
de clock.
14
65

Clock: sequência de
pulsos, com repetição
constante em uma
determinada frequência.
 Sinal de Clock (CLK)

Frequência: dada pelo

período T do pulso.
Transições: bordas
(de subida e descida).
15
65
 Circuito gerador de
16
65

clock:
Multivibrador astável
CI comercial: LM555
 Flip-Flop RS com Clock

Ativado em borda de
17
65
subida (↑) do clock.
 Simbologia

18
65
Tabela Verdade
 Flip-Flop JK com Clock

Não possui a condição

de saída ambígua
quando as entradas J
e K são iguais a 1, em
19
65

que se dá o modo
comutação.
 Simbologia

Tabela Verdade
20
65
 Flip-Flop D com Clock

Simplesmente
transfere para a saída
Q o nível que está na
sua entrada D.
21
65
 Simbologia

Tabela Verdade
22
65
 Entradas Assíncronas
Operam independente
das entradas síncronas.
: faz Q = 1
: faz Q = 0

23
65
24
65
 Latch D

Não opera com sinal

de clock;
A entrada CLK é
substituída pela
25
65

entrada EN;
Ativado por nível, e
não por borda.
 Simbologia

Tabela Verdade
26
65
 Tema 3:
Temporizações e
27
65
30
contadores
 Flip-Flops comerciais
74LS74 – flip flop D

28
65
 74LS112 - flip flop JK

29
65

Latch D: 74LS373
 Parâmetros de temporização

Tempo de setup (tS): tempo que

precede a transição de subida
do clock em que a
entrada já deve
estar com o valor
30
65

desejado.
 Tempo de hold (tH): tempo após
a transição de subida do clock
em que a entrada ainda deve ser
mantida no valor desejado.

31
65
 Atraso de Propagação: tempo
entre a ativação pela borda de
subida do clock e a mudança
de estado da saída.

32
65
 Frequência máxima de clock:
Valor de frequência até o qual o
flip-flop funciona adequadamente,
ex: 20MHz.

33
65
 Tempo de alto e baixo do clock:
tempo mínimo em que o sinal
CLK deve permanecer em 0 antes
de ir para 1 tW(L) e em 1 antes
de ir para 0 tW(H).
34
65
 Largura de pulsos assíncronos:
Mínimo de duração que as
entradas e
devem ficar ativas para
executar sua função.
35
65
 Contador Assíncrono
-É possível fazer um arranjo de flip-
flops JK para se obter um contador
binário, usando o modo comutação.
O clock entra apenas no 1º.

36
65
 Contador Assíncrono
-Tabela de estados da contagem:
A contagem se dá de 000 a 111 em
binário, ou seja, de 0 a 7 em decimal,
então esta é reiniciada.

37
65
 Outros contadores
-Síncrono: também
chamado paralelo, tem o
clock aplicado a todos
os flip-flops
simultaneamente.
38
65
 Usa-se as entradas J e K
interconectadas e
dependentes de uma
combinação lógica
das saídas.
39
65
 - Módulo < 2N: também
paralelo;usa uma
combinação lógica
para que a contagem
reinicie em um valor
determinado. - CI
40
65

comercial: Contador
de 0 a 9: 7490
 Tema 4: Estados e
ações de um
41
65
30
circuito sequencial
 Diagrama de transição de estados:
podemos ver qual é o estado anterior
e o próximo. Usa-se nomear as
saídas com letras.

Círculo: estado em
binário;
42
65

Seta: pulso de clock;

Tracejado: condição
temporária.
43
65
 Análise de um Contador Síncrono
Crescente / Decrescente Paralelo

Flip-flop JK
Entrada de controle
44 Up /
Transições em borda
65

de descida
3 bits: 0 a 7
45
65
 Diagrama de tempo:
Primeiros 5 pulsos de clock
em contagem crescente,
depois decrescente.

46
65
 Diagrama de Transição de
Estados: setas indicam borda de
descida condicionada à entrada
de controle.
Up / .

47
65
 Tema 5: Projeto de
circuitos
48
65
30
sequenciais
 Circuitos de contadores síncronos
podem ser projetados de modo
personalizado para gerar qualquer
sequência de contagem.
Consiste em fazer uma
tabela de “Estado
Atual” / “Próximo
49
65

Estado”.
 Primeiramente, escrever a
expressão lógica para o
circuito da entrada de
controle de cada flip-flop JK.
Estabelecer um estado
atual e aplicar às
expressões de controle.
50
65

As saídas permitirão
prever o próximo
estado.
 Exemplo: Contador
Autocorretor

Expressões de controle:
51
65

JC = A . B
KC = C
JB = KB = A
JA = KA =
 Tabela de Transição de
Estado

52
65
 Diagrama de Estados e Tempo

53
65
 Entendendo a Tabela de Transição JK

Coluna mais à
esquerda:
transição de saída;
54
65

2ª e 3ª colunas à
direita:
estado atual e
próximo estado;
 2 últimas colunas:
níveis
lógicos em J e K;
x representa
condição de
55
65 irrelevância.
 Passo a Passo de Projeto
1º Passo: determinar o número de
bits e a contagem desejada em um
tabela. Ex: 3 bits, estados
indesejáveis 101, 110 e 111.

56
65
 2º Passo: Desenhar o diagrama
de transição de estados.
Incluir os estados indesejados.
Ex: fazer apontá-los para 000.

57
65
 3º Passo: Montar a tabela de
estados Atuais e Próximos, com
base no diagrama de estados.
Ex:

58
65
 4º Passo: Montar a
tabela de excitação do
59

circuito. Acrescentar
65

uma coluna à tabela

anterior para cada
entrada J e K.
 5º Passo: Projetar os circuitos
lógicos necessários em cada
entrada J e K.
Considerar as colunas de
estados atuais como
entradas e as colunas
60
J e K com o estado
desejado de cada FF
65

como saídas, e obter

a expressão lógica
utilizando mapa de
Karnaugh.
 Ex: teremos 6 mapas K.
Temos para a coluna JA:

61
65
 Demais mapas K

Lembrando que as
62
65

regras de simplificação
considerando as
irrelevâncias podem
ser aplicadas.
 6º Passo: desenhar o
63
65

circuito completo
implementando as
expressões finais
obtidas.
 Síntese

Nesta segunda aula

vimos:
Circuitos com
memória: flip-flops;
64
65

Circuitos síncronos e
assíncronos;
 Circuitos
contadores;
Diagrama de
65 estados;
Projeto de circuitos
65

sequenciais.