UNIVERSIDADE DO ESTADO DE SANTA CATARINA – UDESC

CENTRO DE CIÊNCIAS TECNOLÓGICAS – CCT

CAETANO PERUCHI DE PELLEGRIN

CIRCUITO INTEGRADO CD4046: MICROPOWER PHASE-LOCKED LOOP (PLL)

JOINVILLE
2022
 CAETANO PERUCHI DE PELLEGRIN

CIRCUITO INTEGRADO CD4046: MICROPOWER PHASE-LOCKED LOOP (PLL)

Relatório final apresentado à disciplina de Ele-

trônica Aplicada do curso de Engenharia Elétrica
do Centro de Ciências Tecnológicas da Univer-
sidade do Estado de Santa Catarina.
Orientador: Sergio Vidal Garcia de Oliveira

JOINVILLE
2022
 SUMÁRIO

1 INTRODUÇÃO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.1 JUSTIFICATIVA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.2 OBJETIVOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.2.1 Objetivo geral . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.2.2 Objetivos específicos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
2 FUNDAMENTAÇÃO TEÓRICA . . . . . . . . . . . . . . . . . . . . . . 4
2.1 CIRCUITO INTEGRADO CD 4046 . . . . . . . . . . . . . . . . . . . . . 4
2.1.1 VCO - Voltage-Controlled Oscillator . . . . . . . . . . . . . . . . . . . . 4
2.1.2 Comparador de Fase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
3 DESENVOLVIMENTO EXPERIMENTAL . . . . . . . . . . . . . . . . 7
4 CONCLUSÃO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
REFERÊNCIAS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
 3

1 INTRODUÇÃO

O presente trabalho busca compreender o funcionamento do circuito integrado CD4046,

o qual opera como PLL (Phase-locked loop). É um circuito de ampla aplicação na área da
comunicação e instrumentação, implementado em receptores modulados, sintetizadores de
frequências ou ainda telefones celulares.
Com os recorrentes investimentos em energias renováveis, há a necessidade de expandir
as fontes e integrar as novas estações às redes de distribuição de energia elétrica. Nesse contexto,
para usinas fotovoltaicas, a utilização do controle PLL para rastreamento da frequência de
operação da rede elétrica permite que os sinais de energia convertidos sejam devidamente
interligados aos parâmetros da rede, sem que haja problemas com a instalação.

1.1 JUSTIFICATIVA

Os circuitos integrados estão presentes nos mais variados tipos de equipamentos e

dispositivos, uma vez que trazem vantagem em virtude de seu tamanho compacto e utilidades
vastas. Por esse motivo, para um engenheiro eletricista, é necessário saber compreender a
construção interna básica e de que modo pode ser incluído a suprir uma aplicação. Assim,
modelo CD4046 será o circuito de estudo.

1.2 OBJETIVOS

1.2.1 Objetivo geral

Analisar o funcionamento do CD4046.

1.2.2 Objetivos específicos

• Analisar o funcionamento dos pinos do CD4046;

• Compreender as funções individuais e interligadas dos circuitos internos do CI;

 4

2 FUNDAMENTAÇÃO TEÓRICA

2.1 CIRCUITO INTEGRADO CD 4046

O circuito integrado CD4046 é um controlador PLL que habilita um sinal de saída com
fase igual a do sinal de entrada. O CI é composto por 16 pinos com as conexões e componentes
internos apresentados na Figura 1.

Figura 1 – Diagrama de blocos do CD4046

Este CI pode ser melhor analisado se observado como composto dois subcircuitos: circuito
VCO e circuito de comparação. Um subcircuito externo, tomado como um filtro passa-baixas,
também pode ser estudado com os dois anteriores, uma vez que juntos compõe o sistema básico
do PLL, tal qual apresentado na Figura 2
Além disso, os pinos não associados diretamente a esses subcircuitos exercem funções
gerais de ajuste e proteção do 4046.
O pino 16 (VDD) é o pino de alimentação do circuito, o qual suporta de -0,5 a +18 de
tensão contínua, enquanto que o pino 8 (VSS) é considerado a referência do circuito. Já o pino
15 (Zener) regula a tensão de alimentação do circuito, se for necessário.

2.1.1 VCO - Voltage-Controlled Oscillator

O primeiro subcircuito de interesse do CD4046 é um VCO, um oscilador controlado por

tensão, parâmetro influencia diretamente na frequência de oscilação. No CI, este subcircuito é

Figura 2 – Diagrama de blocos do PLL

 5

responsável por promover uma oscilação cuja frequêcia será tomada como referência para os
circuitos comparadores.
Há oito pinos fundamentais que se associam ao circuito do VCO: pinos 4, 5, 6, 7, 9, 10,
11 e 12.
O pino 5 (Inhibit), quando em nível lógico alto, equivalente à metade da tensão de
alimentação, desabilita o VCO e dreno comum associado a este subcircuito para minimizar o
consumo de energia em standby
O pino 10 (Demodulador)
O pino 4 (VCO Out) é a saída do subcircuito, com sinal oscilante cuja frequência é
determinada a partir da tensão de entrada aplicada pino 9 (VCO In). Entre pinos 6 e 7 (C1A e
C1B) é conectado um capacitor, enquanto que nos pinos 11 e 12 (R1 e R2) são conectados dois
resistores ao pino VSS.
A resistência de R1 é o parâmetro principal a definir a frequência central do oscilador,
enquanto R2 define a frequência de Offset, optativa aos circuitos. A capacitância de C1 se
relaciona às resistências segundo os gráficos apresentados na Figura ?? e Figura ??

Figura 3 – Frequência dentral vs C1 para R1 = 10 kW, 100 kW e 1 MW

Os componentes devem respeitar a seguinte faixa de valores a fim de otimizar as saídas

do circuito: R2 ≥10 kW, RS ≥10 kW, C1≥50 pF.

2.1.2 Comparador de Fase

Outro subcircuito do CD4046 é composto por um comparador de fase do tipo XOR, de

simples construção e útil para certas aplicações. Composto por uma única porta OR exclusiva,
é um circuito digital que se integra com facilidade ao PLL, uma vez que muitos dos circuitos
desse tipo possuem saídas também digitais.
 6

Figura 4 – Frequência dentral vs C1 para R2 = 10 kW, 100 kW e 1 MW

Esse comparador de fase opera com o princípio que a média do sinal de saída é proporci-
onal ao deslocameno de fases entre as duas entradas, ou seja, um sinal de pulso será liberado no
intervalo de atraso entre os sinais de subida e de descida das ondas de entrada. Para o CD4046 as
entradas são os pinos 3 (Comparator In) e 14 (Signal In). O sinal de saída, também denominado
como sinal de erro, desse comparador é o pino 2 (Phase Comp I Out).
A tensão média de saída pode ser obtida a partir da Equação 1, a qual associa o período
do pulso de saída com o valor de tensão em nível lógico alto mostrado na Figura 5

Figura 5 – Tensão média de saída do comparador

Ton
Vmd = ∗Vc.mx (1)
T
 7

3 DESENVOLVIMENTO EXPERIMENTAL

O circuito foi montado na protoboard, de modo a verificar a funcinalidade de seus pinos

e operações dos circuitos internos. O primeiro circuito a ser estudado na prática foi o do VCO,
montado com dois valores de resistência para R1 (10k e 100k) e o valor de capacitância C1 de (1
nF).
Para os testes, VDD foi alimentado com a tensão de 10 V e VCO in com 5V, a fim de
comparar os parâmetros apresentados na Figura 3.
Na Figura 6, verifica-se para a resistência de 10 k, a tensão média encontra-se na faixa de
4,69 V, próxima ao valor de alimentação de VCO in. Já a frequência é próxima a 14 kHz na faixa
dos 10−4 Hz apresentados na relação gráfica.

Figura 6 – Saída VCO - 10 k Ohm e 1 nF

Quando o valor dessa resistência é aumentado, tal qual na Figura 7, denota-se uma
diminiução na frequêcia, a qual aproxima-se da faixa de 10−3 Hz conforme o gráfico mostrado
na Figura 3.
 8

Figura 7 – Saída VCO - 100 k Ohm e 1 nF

Para os testes dos circuitos comparadores, os pinos de Signal In e Comparator In foram

alimentados com sinais de onda quadrada com tensão máxima de 3 V. Cada pino recebeu um
sinal com diferença na frequência, com 1 kHz para o Signal In e 800 Hz no Comparator In, a fim
de verificar a operação do PLL.

Figura 8 – Sinais de entrada do circuito comparador

Na Figura 9 é possível verificar o sinal de saída do Phase Comparator, o qual realizou

a comparação entre os sinais de entrada, o qual associa as defasagens entre os sinais para uma
onda resultante.
 9

Figura 9 – Sinal de saída do circuito comparador

 10

4 CONCLUSÃO

O experimento se mostrou válido visto a observabilidade das funções e operações do

CI, bem como os resultados obtidos em comparação às informações e valores apresentados no
datasheet do mesmo.
Foi possível entender a dinâmica necessária para o projeto de um circuito baseado nas
especificações disponibilizadas pelo fabricante, juntamente com as influências e aproximações
para os valores práticos dos componentes.
 11

REFERÊNCIAS

BOYLESTAD, Robert L.; NASHELSKY, Louis. Dispositivos Eletrônicos e Teoria de

Circuitos. 11ª ed. São Paulo: Pearson. (2013)