ISEL STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

O PCM e a transmisso de dados

J se falou no curso sobre o sistema PCM Pulse Code Modulation (em portugus, MIC, Modulao por Impulsos Codificados). Como se viu ento, o PCM, apareceu primeiramente para, de certo modo, substituir o FDM (Frequency Division Multiplex) na tarefa de multiplexagem de canais de voz. Porqu multiplexagem? Para evitar utilizar um par de fios por cada conversao telefnica, que originava nas reas urbanas a confuso que se ilustra na figura 1.1 anexa.

Fig. 1.1. Aspecto das linhas areas telefnicas nas primeiras dcadas aps a descoberta da telefonia.

Enquanto que no FDM cada canal de voz (tradicionalmente, na banda de 300 Hz a 3.4 kHz, ocupando um espao de 4 kHz em largura de faixa, bandas de guarda includas) era modulado e transposto em frequncia de modo a que cada grupo de canais sucessivos (12, no grupo bsico, ocupando uma faixa entre 60 e 108 kHz) pudesse ser transmitido como um sinal analgico sobre um nico par, no PCM , como se sabe, utilizada uma tcnica de multiplexagem de diviso no tempo em que cada canal analgico de 300 a 3400 Hz de um grupo de 30 canais digitalizado (fazendo-se sucessivamente uma amostragem, uma quantificao e uma
Pg. 1 - 1

ISEL STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

codificao) e transmitido como parte de um sinal digital de 2 048 000 bit/s, cabendo-lhe, dentro dessa trama digital, um espao de 64 kbit/ s. Todo este processo conhecido, mas ento pe-se o problema de saber se o PCM um Multiplex digital ou analgico. Na realidade, na sua forma mais tradicional, equivale a uma mistura pois recebe 30 sinais analgicos e d origem a um sinal digital que vai ser transmitido sobre a linha.
Nota: Em todo este captulo referii-nos-emos apenas multiplexagem, tendo naturalmente em ateno que a cada multiplexagem ir seguir-se uma desmultiplexagem que realiza as operaes inversas da multiplexagem de modo a restituir na recepo o sinal ou grupos de sinais originais. Assim, por exemplo, aqui no PCM, o desmultiplexer recebe o sinal digital de 2 Mbit/s e descodifica, quantifica e reproduz , na recepo, os sinais analgicos multiplexados.

Contudo note-se que com a crescente necessidade de transmisso de sinais digitais entre computadores e outros equipamentos, cedo se verificou que era imperativo que os equipamentos PCM tal como recebiam um canal analgico e o transformavam e inseriam na trama de 2 Mbit/s onde ocupava 64 kbit/s, pudessem receber um ou vrios sinais digitais de 64 kbit/s e faz-los ocupar as posies equivalentes naquela trama s das que teriam os canais analgicos que substituiam. Nessa altura podemos pensar num equipamento PCM mais flexvel que transmite uma mistura de canais analgicos e digitais nas propores que forem necessrias ! Se todos os 30 canais receberem sinais digitais em vez de analgicos o PCM seria ento um multiplex totalmente digital ! Mas deixando estas filosofias vejamos como so ( assim que se designam) os interfaces de dados de 64 kbit/s que equipam os PCMs flexveis. Cada interface usado entre o DTE e o DCE (Equipamento de Transmisso de Dados e o Equipamento de Comunicao de Dados) depende do mtodo utilizado para sincronizar o sinal de 64 kbit/s com o sinal de 2 048 kbit/s.
 !" !#$&%

Se o DTE e o Multiplexer so sincronizados a partir de um relgio externo utiliza-se um interface designado por interface codireccional. A operao de sincronizao obtida transmitindo o sinal de dados e o sinal de temporizao associado do DTE para o Multiplexer. Significa isto que os sinais de temporizao e os sinais de dados viajam nas mesmas direces e da o nome codireccional.
DTE MUX/DEMUX
Sinal de informao Sinal de temporizao

Fig. 1.2 Interface codireccional

Pg. 1 - 2

ISEL STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

As regras de converso de cdigo para este tipo de interface esto esquematizadas na fig. 1.3.

Fig. 1.3 Regras da converso de cdigo da juno codireccional a 64 Kbit/s

H cinco etapas a considerar nestas regras da converso de cdigo: Na 1 etapa cada perodo elementar do sinal a 64 Kbit/s dividido em 4 intervalos unitrios. Na 2 etapa cada 1 binrio codifica -se sob a forma do seguinte bloco de 4 bits : 1100 Na 3 etapa cada 0 binrio codificado sob a forma do seguinte bloco de bits: 1010 Na 4 etapa o sinal binrio obtido convertido num sinal ternrio com alternncia de polaridade dos blocos consecutivos Na 5 etapa procede-se violao da alternncia da polaridade dos blocos a cada oitavo bloco. O bloco com violao indica o ltimo elemento binrio do octeto. Este ritmo de violao corresponde assim a uma temporizao de 8 kHz. Em cada direco de transmisso entre o DTE e o MUX deve ser usado um par balanceado, recomendando-se o utilizao de transformadores. A mxima tolerncia de desvio do sinal de dados do seu valor nominal de 64 kbit/s de 100 ppm.

Pg. 1 - 3

ISEL STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

A impedncia nominal de 120 ohm e a tenso de crista nominal dos impulsos de 1 volt, no devendo a atenuao mxima nos pares de interligao ultrapassar os 3 dB frequncia de 128 kHz. Na figura seguinte mostra-se o exemplo de uma ligao codireccional.

Fig 1.4 Exemplo de um interface codireccional

Os sinais de temporizao 8 kHz e 64 kHz so transmitidos co-direccionalmente com o sinal de dados em dois pares (um para a transmisso e outro para a recepo). O sinal combinado tem uma velocidade de 256 kbaud, contendo os seguintes sinais entrelaados: sinal de dados de 64 kHz sinal de temporizao de 64 kHz sinal de temporizao de 8 kHz (temporizao dos octetos)
 !#"$%#$&')(

No interface contradireccional os sinais de sincronizao so dirigidos, nos dois sentidos de transmisso, do Multiplexer/Desmultiplexer, para o DTE (fig. 1.5)
DTE MUX/DEMUX

Sinal de informao Sinal de temporizao

Fig. 1.5 Interface contradireccional

A mxima tolerncia do sinal de 64 kbit/s a transmitir atravs do interface tambm de 100 ppm.
Pg. 1 - 4

ISEL STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Devem ser usados dois pares balanceados em cada sentido de transmisso, um par para o transporte do sinal de dados e o outro para o sinal composto de temporizao (8 kHz e 64 kHz), recomendando-se tambm a utilizao de transformadores. So as seguintes as regras de converso de cdigo (ver fig. 1.6) :

Fig. 1,6 Interface contradireccional

Os sinais de dados so codificados em AMI (Alternate Mark Inversion) com uma relao de funcionamento (duty cycle) de 100 % como se v na figura anterior em que os bits 1s alternam sucessivamente de paridade. O sinal composto de temporizao transporta a informao de sincronizao do elemento binrio a 64 kHz utilizando o cdigo bipolar, com os impulsos com um duty cycle de 50 % e a informao da fase do octeto sob a forma de violaes da bipolaridade (sinal de 8 kHz). A impedncia nominal de 120 ohm e a tenso de crista nominal dos impulsos de 1 volt no devendo a atenuao mxima nos pares de interligao ultrapassar os 3 dB frequncia de 32 kHz. Na figura seguinte mostra-se o exemplo de uma ligao contradireccional:

Fig. 1,7 Exemplo de um interface contradireccional

Pg. 1 - 5

ISEL STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Quando se utilizam interfaces contradireccionais as ligaes terminal a terminal para sinais de dados de 64 kbit/s podem efectuar-se sem a utilizao de qualquer sincronizao externa.. O multiplexer opera a partir do seu prprio relgio de 2048 kHz, sendo o sinal de temporizao de 64 kHz derivado deste e utilizado pelo multiplexer para capturar os dados do equipamento terminal.

MULTIPLEXAGEM PDH (PDH Plesiochronous Digital Hierarchy) Na fig. 1.8 esto esquematizadas as hierarquias de multiplexagem PDH (veremos j adiante o significado mais preciso deste termo PDH) existentes na Amrica do Norte e no Japo. O sistema PCM de 24 canais constitui a primeira ordem ( o multiplex primrio, tambm designado por DS1) em ambas as hierarquias. Depois v-se que a multiplexagem de 4 DS1s (mux de 2 ordem ou DS2) gera uma sada de 6.312 Mbit/s, equivalente a 96 canais de voz. Seguidamente o agrupamento multiplexado (para o sistema americano) de sete sinais DS2 origina o sinal DS3 de 44.736 Mbit/s e outros nveis se seguem.

Fig. 1.8 Hierarquias digitais Plesicronas na Amrica do Norte e no Japo

Exceptuando a Amrica do Norte, Canad, Coreia, Formosa e Japo, em todo o resto do Mundo o sistema europeu de 30 canais PCM a primeira ordem (ou multiplex primrio, tambm designado por E1) da hierarquia de multiplexers digitais na tecnologia PDH. Segue-se, medida que vo sendo necessrias maiores capacidades multiplexers de 2 ordem, 3 ordem, 4 ordem e 5 ordem, conforme se ilustra na fig. 1.9 da pgina seguinte. Agregam-se quatro sadas de multiplexers E1 que, multiplexadas, nos proporcionaro um multiplexer PDH de 2 ordem ou multiplexer E2 (com um dbito nominal de 8 Mbit/s ou, mais precisamente, com um dbito real de 8,448 kbit/s). Um multiplexer de 3 ordem resulta da multiplexagem de 4 E2s e, por a fora. Faz-se ainda a representao de um sistema de multiplexagem directa de 2 para 34 Mbit/s sem passar pelo nvel intermdio de 8 Mbit/s. Neste caso o multiplexer recebe 16 tributrios E1 para processar.
Pg. 1 - 6

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Hierarquia Digital PDH CEPT

Circuito de voz/dados/ teleconferncia

1 2

30

2 Ordem

E1 E2

1 2 3 4

M8-34

34.368 Mbit/s (480 canais)

3 Ordem

1 2 4 3 Ordem 4

M34-140

E3

139.264 Mbit/s (1920 canais) M140-560 1 2 5 3 Ordem 4

E4
2,048 Mbit/s 1 2,048 Mbit/s

E5
34.368 Mbit/s (480 canais) M2-34 MUX directo 2-34
Figura 1.9 - Hierarquia digital CEPT plesicrona

2,048 Mbit/s

. . .

16

Pg. 1 - 7

564.992 Mbit/s (7680 canais)

. . .

2.048 Mbit/s (30 canais) 1 Ordem 1 2 3 4

M2-8

8.448 Mbit/s (120 canais)

ISEL

!  3 45 $ ') " '#$%' &)(1 60 32 7

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

A sada de 8.448 Mbit/s de um multiplexer de segunda ordem obtem-se a partir de 4 entradas E1, isto , de 2.048 Mbit/s. A cada sinal individual de 2 Mbit/s d-se o nome de tributrio ou afluente. A multiplexagem diz-se plesicrona porque, embora os tributrios tenham a mesma frequncia nominal, existem pequenas diferenas entre as as suas frequncias reais, isto , no esto perfeitamente sincronizados mas so quase (em grego plesi) iscronos. Da o nome de multiplexagem plesicrona. A multiplexagem de tributrios pode realizar-se por dois processos: - por entreleamento de bits - por entreleamento de bytes (multiplexagem palavra-por-palavra) A diferena entre esses processos est ilustrada nas figuras seguintes 1.10.a e 1.10.b

Figura 1.10 - (a) Multiplexagem por entreleamento de bits (b) Multiplexagem por entreleamento de bytes

Na fig 1.10.a consideram-se 4 fluxos de bits (tributrios) e a figura auto explicativa notando -se que no sinal multiplexado M cada bit sequencialmente retirado de cada tributrio de maneira que cada quinto bit oriundo do mesmo tributrio
Pg. 1 - 8

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

J na fig. 1.10.b um nmero especfico de bits (geralmente 8, formando um byte) so retirados do primeiro tributrio, em seguida o mesmo nmero de bits retirado do 2 tributrio e assim por diante. Nos sistemas PDH europeu e norte-americano prefere-se o entreleamento de bits por impor menos restries na estrutura de trama dos tributrios e por requerer menos capacidade de memria. No caso da multiplexagem 2-8 Mbit/s que vai servir de modelo para as de ordem superior j se sabe que o sinal mutiplexado no tem uma frequncia de 4 vezes 2.048 Mbit/s mas superior (exactamente 8.448 Mbit/s). Isto naturalmente o resultado da natureza no sncrona do sistema: cada tributrio tem o seu prprio relgio ou a sua prpria frequncia plesicrona que pode desviar-se dentro de certos limites (2.048 Mbit/s 50 ppm). Para se poder fazer a multiplexagem tendo em ateno estas pequenas variaes volta do valor nominal recorre-se a um processo denominado justificao positiva (ou positive stuffing) que explicaremos de seguida. Justificao positiva (Positive Pulse Stuffing) A justificao positiva o processo pelo qual, intencionalmente, se faz a taxa binria de sada de determinado canal, mais alta do que a respectiva taxa binria de entrada. Quer isto dizer que sada, para alm de todos os bits de entrada, se tem um nmero varivel de bits de justificao (stuffing bits ) que no fazem parte do contedo da informao. Esses bits de justificao so inseridos em localizaes especficas para adaptar a taxa binria mais baixa de entrada quela que tem que ser a taxa de sada, mais alta. No caso da multiplexagem plesicrona, os sinais tributrios a multiplexar para o nvel superior, no esto sincronizados e, portanto, no transportam nenhuma relao prfixada de fase entre eles. Os quatro tributrios tm um taxa binria total que exactamente quatro vezes a taxa de cada um deles, mas sada do multiplex a taxa binria superior quela . A diferena no somente a que respeita aos bits introduzidos propositadamente para controle e alarmes mas tambm a relacionada com a presena dos stuffing bits e dos seus bits assoc iados. Para melhor compreender a necessidade de utilizao dos bits de justificao consideremos (fig. 1.11) um multiplex de apenas dois canais que no esto perfeitamente sincronizados.

Fig. 1.11 Necessidade de introduo de bits de justificao na multiplexagem de sinais plesicronos

Pg. 1 - 9

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Existe uma diferena de bit rates (exagerada na figura para melhor elucidao). Os bits dos dois canais so entrelaados e cada trama dever manter o mesmo nmero de intervalos de tempo. Dada a diferena de taxas binrias necessrio que em cada trama se introduzam impulsos adicionais para corrigir a diferena dos dois bit rates. Cada trama, neste caso, contm um bit de controle de justificao C e um bit de justificao S. Quando o bit de controle 0 o bit de justificao contm informao real dos dados mas quando o bit de controle 1 o bit de justificao S apenas um bit de enchimento ( um stuffed bit). As sadas multiplexadas plesicronas do multiplex de 2 ordem so compostas por tramas. Na formao da trama E2 a partir dos quatro tributrios E1, cada sinal tributrio escrito numa memria atravs do relgio de 2.048 Mbit/s extrado do sinal entrante. A escrita dessses dados inibida em intervalos de tempo especficos para a incluso dos bits de alinhamento de trama, de bits de servio e dos bits de controle de justificao.. A mensagem de controle de justificao, requerendo um stuffing bit gerada sempre que as fases das memrias de leitura e de escrita alcamam um limiar prdeterminado. Veremos mais adiante como, com quatro canais tributrios (e no dois que utilizmos atrs para efeitos explicativos) se compe a mensagem de stuffing. Multiplexer de 2 ordem.Estrutura de trama de 8 Mbit/s Na figura seguinte 1.12 est representada a estrutura de trama utilizada na multiplexagem 2-8 Mbit/s. A tabela que se segue complementa a explicao dessa figura.

Fig. 1.12 - Estrutura de trama de 8 Mbit/s

Pg. 1 - 10

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Cada trama contm 848 bits e sub-dividida em 4 sub-tramas de 212 bits cada. Dos primeiros 12 bits de cada trama, os primeiros 10 so o conjunto de bits de alinhamento de trama e os restantes dois so bits de servio Sub-trama 1 2 3 4 Nmero de Bit
1 a 10 11 12 13 a 212 1 a 4 5 a 212 1 a 4 5 a 212 1 a 4 5 a 8 9 a 212

Tipo de informao
Palavra de alinhamento de trama (1111010000)
Indicao de alarme para o equipamento digital remoto

Bit reservado para uso nacional Bits dos tributrios (entrelaados ciclicamente) Bits Cji de controle de justificao (stuffing message) Bits dos tributrios (entrelaados ciclicamente) Bits Cji de controle de justificao (stuffing message) Bits dos tributrios (entrelaados ciclicamente) Bits Cji de controle de justificao (stuffing message) Bits Sj para justificao dos tributrios Bits dos tributrios (entrelaados ciclicamente)

Tabela I - Significados dos bits na estrutura de trama de 8 Mbit/s

A fig. 1.13 ilustra a maneira como formada cada mensagem completa de stuffing. Cji indica o i-simo bit de controle de justificao relativo ao tributrio j (isto , j varia de 1 a 4 enquanto i varia de 1 a 3 porque a mensagem de controle de justificao composta de 3 bits). Tudo feito para que se a mensagem de controle de justificao for 111 tenha de ser inserido um stuffing bit mas se essa mensagem for 000 o respectivo bit S tenha de ser reconhecido como um bit de informao. A interpretao errada da presena ou no de um bit de justificao originando a subtraco ou adio de um bit no tributrio pode, evidentemente causar problemas. por isso que o cdigo utilizado para controle do tipo redundante . De facto entre os cdigos 111 e 000 h uma distncia de Hamming igual a 3, conseguindo-se com essa distncia corrigir eventuais erros. Assim, na recepo, executa-se uma deciso por maioria (mais bits 1 ou mais bits 0).

Se houver mais 1s do que 0s na mensagem de controle do tributrio j o bit de justificao Sj um stuffed bit, enquanto que se houver mais 0 s do que 1s Sj tem de ser considerado como um bit de informao real, como se v na fig. 1.13.

Pg. 1 - 11

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Fig. 1.13 - Formao da mensagem de stuffing

No lado da recepo (desmultiplexagem) o relgio de escrita tem as mesmas caractersticas do que as do relgio de leitura do lado da transmisso, isto , tem uma frequncia que, em mdia, a mesma do tributrio, mas apresenta espaos peridicos para a estrutura de trama e espaos aleatrios para o processo de justificao. Utilizase um PLL para reduzir: - o jitter causado pela estrutura de trama; - as componentes de jitter de alta frequncia causadas pelo stuffing - o jitter do sinal tributrio - o jitter do sinal de 8,448 kbit/s. Multiplexer de 3 ordem. Estrutura de trama de 34 Mbit/s H muita semelhana com a multiplexagem 2- 8 Mbit/s. Analisem-se a figura e tabela seguintes

Pg. 1 - 12

Fig. 1.14 - Estrutura de trama de 34 Mbit/s

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Sub-trama 1 2 3 4

Nmero de Bit
1 a 10 11 12 13 a 384 1 a 4 5 a 384 1 a 4 5 a 384 1 a 4 5 a 8 9 a 384

Tipo de informao
Palavra de alinhamento de trama (1111010000)
Indicao de alarme para o equipamento digital remoto

Bit reservado para uso nacional Bits dos tributrios (entrelaados ciclicamente) Bits Cji de controle de justificao (stuffing message) Bits dos tributrios (entrelaados ciclicamente) Bits Cji de controle de justificao (stuffing message) Bits dos tributrios (entrelaados ciclicamente) Bits Cji de controle de justificao (stuffing message) Bits Sj para justificao dos tributrios Bits dos tributrios (entrelaados ciclicamente)

Tabela II - Significados dos bits na estrutura de trama de 34 Mbit/s

Multiplexer de 4 ordem. Estrutura de trama de 140 Mbit/s Ao contrrio das duas anteriores, esta estrutura de trama apresenta 6 sub-tramas em vez de quatro (ver fig. 1.15 e tabela III)

Fig. 1.15 - Estrutura de trama de 140 Mbit/s

Tambm a palavra de alinhamento de trama diferente e conta com 12 bits e os bits de servio so 4 e no apenas 2. Finalmente a mensagem de controle de stuffing tem 5 bits em vez de 3 mas continua a ser apenas um bit por tributrio e por trama o bit de justificao (stuffing bit). Por determinao da ITU-T o cdigo de linha utilizado o CMI (a que nos referiremos mais frente).
Pg. 1 - 13

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Sub-trama 1 2 3 4 5 6

Nmero de Bit
1 a 12 13 a 16 17 a 488 1 a 4 5 a 488 1 a 4 5 a 488 1 a 4 5 a 488 1 a 4 5 a 488 1 a 4 5 a 8 9 a 488

Tipo de informao
Palavra de alinhamento de trama (111110100000)
Bits de servio

Bits dos tributrios (entrelaados ciclicamente) Bits Cji de controle de justificao (stu ffing message) Bits dos tributrios (entrelaados ciclicamente) Bits Cji de controle de justificao (stuffing message) Bits dos tributrios (entrelaados ciclicamente) Bits Cji de controle de justificao (stuffing message) Bits dos tributrios (entrelaados ciclicamente) Bits Cji de controle de justificao (stuffing message) Bits dos tributrios (entrelaados ciclicamente) Bits Cji de controle de justificao (stuffing message) Bits Sj para justificao dos tributrios Bits dos tributrios (entrelaados ciclicamente)

Tabela III

- Significados dos bits na

estrutura de trama de 140 Mbit/s

Multiplexer de 5 ordem. Estrutura de trama de 565 Mbit/s H certas semelhanas com a 4 ordem, mas desta vez temos sete sub-tramas por trama e os bits de servio aparecem na 7 sub-trama (ver fig.1.16 e tabela IV).

Tabela III - Significados dos bits na estrutura de trama de 140 Mbit/s

Fig. 1.16 - Estrutura de trama de 565 Mbit/s

Pg. 1 - 14

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Sub-trama 1 2 3 4 5 6 7

Nmero de Bit
1 a 12 13 a 384 1 a 4 5 a 384 1 a 4 5 a 384 1 a 4 5 a 384 1 a 4 5 a 384 1 a 4 5 a 384 1 a 4 5 a 8 9 a 384

Tipo de informao
Palavra de alinhamento de trama (111110100000) Bits dos tributrios (entrelaados ciclicamente) Bits Cji de controle de justificao (stuffing message) Bits dos tributrios (entrelaados ciclicamente) Bits Cji de controle de justificao (stuffing message) Bits dos tributrios (entrelaados ciclicamente) Bits Cji de controle de justificao (stuffing message) Bits dos tributrios (entrelaados ciclicamente) Bits Cji de controle de justificao (stuffing message) Bits dos tributrios (entrelaados ciclicamente) Bits Cji de controle de justificao (stuffing message) Bits dos tributrios (entrelaados ciclicamente) Bits de servio Bits Sj para justificao dos tributrios Bits dos tributrios (entrelaados ciclicamente)

Tabela IV - Significados dos bits na estrutura de trama de 565 Mbit/s

MULTIPLEXAGEM SDH (SDH Synchronous Digital Hierarchy)

A multiplexagem plesicrona PDH apresenta diversas limitaes das quais destacaremos: 1. O problema da falta de flexibilidade pois que, por exemplo, um operador pode ter necessidade de fornecer a um cliente um circuito alugado de 2 Mbit/s e, se perto desse cliente passa um canal de alta capacidade na tecnologia PDH, fornecer-lhe uma simples linha de 2 Mbit/s acaba, ao contrrio do que poderia parecer, por ser uma tarefa complicada e dispendiosa como se pode imaginar a partir da figura que se segue:

Fig. 1.16 - Insero/Extraco de 2 Mbit/s num sistema PDH

Pg. 1 - 15

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

No ponto de Insero/Evtraco necessria uma montanha de multiplexers e desmultiplexers para extrar um s canal. De facto, como vimos. a multiplexagem PDH envolve um processo de entreleamento de bits que torna difcil saber onde esto as reais fronteiras dos bytes individuais, conduzindo-nos assim a um sistema de muito pouca flexibilidade. 2. A falta de performance por o PDH no ter correntemente meios normalizados de monitorar o desempenho dos canais de trfego a 8 Mbit/s e acima desta capacidade. Embora haja alguns bits de reserva nas palavras de alinhamnto de trama que podem ser (e so muitas vezes) usados para transportar informao de gesto o PDH, no tem canais de gesto pr-determinados, ficando a informao de gesto muito limitada (aproximadamente 22 kbit/s a 34 Mbit/s). 3. Falta do Mid -Fibre Meet, que quer dizer falta de de finio para o encontro a meio da fibra, j que a fibra ptica o meio ideal para altas velocidades de transmisso. Embora o sistema PDH especifique o formato exacto do sinal binrio agregado na porta de qualquer multiplexer PDH, no impe quaisquer regras na parte do ETL, equipamento terminal de linha (LTE- Line Terminal Equipment) dando azo a que cada fabricante utilize o seu cdigo de linha proprietrio e a sua prpria especificao de interface ptico (ver fig. 1.17). O sistema SDH foi tambm projectado para assegurar este Mid -Fibre Meet em condies normalizadas internacionalmente.
Fig. 1.17 - Comparao dos Interfaces necessrios em ambientes PDH (a) e SDH (b)
Pg. 1 - 16

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Tendo-se chegado ao ponto em que os sistemas PDH no eram, portanto, suficientemente flexveis para fazer face s novas necessidades do mercado nem se encontravam estruturados para o acondicionamento e transporte com eficincia e custos aceitveis dos cada vez maiores trfegos de alta velocidade e de grande largura de banda a ITU-T fez publicar em 1990 as Recomendaes G.707, 708 e 709 sobre um sistema sncrono que unificava as velocidades de transmisso e eliminava os problemas de interface entre os norte-americanos e Japo e o resto do mundo que o sistema SDH (Synchronous Digital Hierarchy). O SDH foi desenvolvido cerca de trs anos depois da rede sncrona americana denominada SONET (Synchronous Optical NETwork) que apresenta algumas diferenas mas, no essencial, o problema dos interfaces entre as duas redes est resolvido j que quando o SDH foi especificado esse problema foi tido em devida considerao. Para alm daquelas trs principais recomendaes, a UIT-T criou grupos de trabalho para estabelecer recomendaes adicionais sobre outros aspectos do SDH tais como as especificaes para os interfaces pticos standard e para as funes standard de OA&M (Operao, Administrao e Manuteno). Como sistema hierrquico que , tal como o PDH, o SDH apresenta nveis de dbitos binrios (bit rates) que so fundamentalmente os da tabela seguinte: Nvel STM-0 (*) STM-1 STM-4 STM-16 STM-64 Dbito binrio 51.84 Mbit/s 155.52 Mbit/s 622.08 Mbit/s 2488.32 Mbit/s 9953.28 Mbit/s

(*) Este nvel no o nvel bsico em SDH, mas sim nas redes SONET onde designado por STS-1 (Synchronous Transport Signal level 1). No sendo o primeiro nvel em SDH designa-se por STM-0, dizendo-se tambm que uma capacidade sub-STM.

Tabela V - Nveis hierrquicos em SDH.

Na tabela acima STM-N significa Synchronous Transport Module nvel N, onde N assume valores inteiros comeando por 1, 4, 16, etc (cada nmero seguinte obtemse do anterior multiplicando por 4, porque cada sinal de determinado nvel obtido a partir de 4 tributrios do nvel anterior)

!#"$&%(')021%$436587
Uma rede SDH constituda por equipamentos (aqui designados por Elementos de Rede) e que so basicamente os que a seguir se indicam (ver fig. 1.18):
Pg. 1 - 17

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Multiplexers Terminais de Linha (TMUX)

Os multiplexers terminais de linha (TMUX) so equipamentos de acesso rede SDH que devem combinar os sinais, quer plesicronos quer sncronos (tributrios SDH, por exemplo) com o fim de formar sinais STM de nvel superior.

Fig 1.18 - Elementos de rede SDH.

Regeneradores

So elementos de rede que tm por misso regenerar o relgio e as relaes de amplitude dos sinais de dados recebidos que tenham sido sofrido atenuao e distorso. Add and Drop Multiplexers (ADM Mux)

So multiplexers que, por exemplo, estando inseridos num anel SDH, permitem extrar ou inserir tributrios de ordem inferior. Podem inserir ou extrar sinais plesicronos ou sncronos na rede SDH. Digital Cross -Connect - (N digital de interligao) (DXC)

Tradicionalmente as interligaes nas estaes de Telecomunicaes (cross connections) eram executadas (ver fig. 1.18.a) trazendo os sinais de 2 Mbit/s aos PCMs e, depois de desmultiplexados e convertidos em sinais analgicos, esses sinais analgicos eram ento interligados (cross - connected) com outros PCMs atravs de pares de fios, onde eram novamente convertidos para sinal digital e enviados para a linha.
Pg. 1 - 18

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Fig 1.18.a - Interligao convencional

Hoje em dia o sistema de interligao digital (digital -cross connect system) ou, simplesmente, DXC) um sistema de comutao totalmente electrnico que interliga os canais E0 de 64 kbit/s das linhas de transmisso digital E1 (ver fig. 1.18.b). controlado por um programa interno de software ou firmware e acedido por um terminal de um computador normal.

Fig 1.18.b - Interligao digital (DXC)

Alargando o mbito acima referido, os Digital Cross-Connects (DXCs) ou os Synchronous Digital Cross-Connects (SDXCs), so talvez os elementos de rede mais complexos e tm, portanto, funes semelhantes s dos comutadores digitais, conseguindo passar tributrios plesicronos ou sncronos dos vrios nveis hierrquicos (incluindo canais de 64 kbit/s) de um anel para outro sob a aco de comando remoto centralizado e so configurveis por software para o estabelecimento de linhas dedicadas de largura de banda
Pg. 1 - 19

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

  
Uma das diferenas fundamentais entre PDH e SDH que no SDH todas as tramas tm a mesma durao (125  "!$#&%'"!$()01!$(324(576$# a ser a velocidade de transmisso ou dbito binrio. A trama bsica denominada STM-1 (Synchronous Transport Module nvel 1) e constituda como se indica na fig. seguinte:

Fig. 1.19 Trama STM-1 do sistema SDH

Cada linha desta trama (composta por 9 linhas) tem um cabealho (SOH Section OverHead) de 9 bytes e completa -se com uma srie de 261 bytes que transportam a informao ou carga til (Payload). Portanto, cada trama, transmitida em 125 98A@1!BC(ED9#18F(G HPIQRS o transmitidos 270 x 9 bytes = 2430 bytes o que equivale a dizer que num segundo se transmitem 2430 x 8 -------------- = 155 520 000 bit/s 125 x 10-6 Esta exactamente a velocidade normalizada para o 1 nvel hierrquico dos sistemas SDH.
Pg. 1 - 20

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Note-se este aspecto importante que reside no facto de a estrutura bsica das tramas SDH serem projectadas para o transporte de canais de 64 Kbit/s ou de outra capacidade mais alta que venha a ser um mltiplo de 64 kbit/s. De facto, cada byte da trama enviado em 125  8000 tramas por segundo, cada posio de byte na trama corresponde directamente a um canal de voz a 64 kbit/s (8000 x 8 = 64 000). Podemos adivinhar daqui a importncia desta tecnologia SDH j que podemos retirar ou introduzir directamente um canal de voz do STM-1 sem ter de recorrer a operaes de desmultiplexagem/multiplexagem. Basta conhecer a sua posio dentro da trama STM-1. No cabealho da trama (81 bytes) distinguem-se 3 regies conforme as funes que os bytes que as compes desempenham. Para j indicamos que os 2 primeiros bytes servem para o alinhamento de trama e so designados por A1 (11110110) e A2 (00101000); so os primeiros a serem transmitidos repetindo-se 3 vezes, isto , os 6 primeiros bytes efectuam o alinhamento de trama. Na recepo so detectados os 48 bits podendo-se assim saber quando se vai iniciar cada trama STM-1. Continuando com o SOH (Section OverHead) vejamos a funo de outros bytes  ! #"$ (ver fig. 1.20)
1 1 2 3 4 5 6 7 8 9 2 3 4 5 6 7 8 9

A1 A1 A1 A2 A2 A2 J0 B1 D1 E1 D2 AU-4 Pointer B2 B2 B2 K1 D4 D7 D10 S1 D5 D8 D11 K2 D6 D9 D12 M1 E2

Fig 1.20 - Seco SOH da trama STM-1

F1 D3

RSOH
X Bytes reservados para uso posterior Bytes ligados ao MSOH meio de transmisso (rdio, satlite, etc)

B1 e B2 servem para verificaes de paridade na deteco de erros. D1 a D12 so canais de comunicao de dados usados na gesto da rede. E1 e E2 so canais de voz F1 usado para manuteno J0 identifica um STM-1 dentro de uma trama STM-N
Pg. 1 - 21

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

K1 e K2 so para o controle da comutao de proteco automtica (APS) S1 serve para indicao da qualidade do relgio M1 para a confirmao de erro de transmisso

Covm tambm referir (ver fig.1.21) que a regio SOH se pode considerar dividida em 3 partes: - RSOH (Regenerator Section OverHead) ou Secco de Regenerao que formada pelos primeiros 27 bytes ; - AU Pointer ou Ponteiro da AU - MSOH (Multiplexer Section OverHead) ou Seco de Multiplexers Isto tem que ver com a comunicao entre os elementos da rede pois cada equipamento ou elemento de rede dentro de uma rede SDH responsvel pela criao do seu prprio cabealho de seco (Section OverHead) dialogando com o prximo elemento de rede do mesmo nvel existente no caminho a percorrer pelo sinal. Os regeneradores so um dos tipos de equipamentos usados e no caminho do sinal nas seces SREG onde se inserem regeneradores (ver fig. 1.22) h que gerar aqueles cabealhos RSOH.

Fig 1.21 - Trama STM-1 e regio SOH

Pg. 1 - 22

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

O caminho percorrido pelo sinal entre dois regeneradores consecutivos ou entre um regenerador e outro elemento de rede designa-se por seco de regenerao (na fig. indicada por SREG). Do mesmo modo, o caminho entre dois multiplexers ou equipamentos que tambm desempenham essa funo (por exemplo, o SDXC ver fig. 1.22) designa-se por Seco de Multiplexers (SMUX) e h informaes trocadas entre si gerando-se para isso o cabealho da seco de multiplexers ou MSOH atrs referido.

Fig. 1.22 - Seces de Multiplexers e de Regeneradores numa rede SDH

Contentores A informao a transmitir includa no espao PAYLOAD (fig. 1.21). Os dados tm de ser arrumados na zona disponvel e definiram-se para essa arrumao diversos tipos de contentores com espao para acomodar as vrias cargas sncronas ou plesicronas. As capacidades normalizadas correspondem aos sinais tributrios plesicronos mais utilizados e os contentores so designados conforme o que se estabelece na tabela seguinte: C Designao C-11 C-12 C-2 C-31 C-32 C-4 O N T E N T O Sinal PDH a transportar 1544 kbit/s (DS1) 2048 kbit/s (E1) 6312 kbit/s (DS2) 34368 kbit/s (E3) 44736 kbit/s (DS3) 139264 kbit/s (E4) R E S Capacidade 1600 kbit/s 2176 kbit/s 6784 kbit/s 48384 kbit/s 48384 kbit/s 149760 kbit/s
Pg. 1 - 23

Tabela VI - Contentores e suas capacidades.

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Na designao, o sufixo depois do C tem at dois dgitos. O primeiro dgito representa o nvel de transmisso hierrquica e o segundo dgito identifica a mais alta (2) ou a mais baixa velocidade (1). Como o quarto nvel no existe na hierarquia americana, usa-se ento um s dgito para definir os 140 Mbit/s O tributrio plesicrono de 8 Mbit/s (E2) no tem definido nenhum contentor para o seu transporte, pelo que h que multiplex-lo primeiramente (para 34 Mbit/s, por exemplo) e ser transportado num contentor C-3. Os contentores ocupam, portanto, um espao na regio PAYLOAD que naturalmente tanto maior quanto a sua capacidade. operao de arrumao de uma carga (por exemplo, um sinal plesicrono) em lugares bem definidos dentro de um contentor chama-se mapeamento (mapping).

Contentores Virtuais (VCs Virtual Containers) A cada contentor acrescentado um cabealho (coluna indicada por POH nas figuras 1.21 e 1.23) que se designa por Path OverHead ou simplesmente por POH que contm informao sobre o caminho do contentor (PATH) e outros dados relacionados com o seu contedo. Veja, por exemplo a fig. 1.22 onde est representado o caminho (Path) entre dois multiplexers terminais. O cabealho acompanha o contentor desde a sua formao at ao seu destino final (altura do seu desmembramento e em que a sua carga sai da rede SDH). Ora, ao conjunto contentor + POH chama-se contentor virtual (VC Virtual Container)
Nota: a razo de se chamarem contentores virtuais reside no facto de, ao contrrio do que acontece com os sinais SDH que aparecem no interface de n da rede (NNI), os sinais VC nunca so apresentados ao mundo exterior.

Na fig. seguinte representa-se o Contentor Virtual VC4 onde se distinguem o

contentor C4 (ocupando 260 colunas como tinha de ser, por a sua capacidade ser de 149760 kbit/s) e o respectivo POH.

Pg. 1 - 24

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Fig. 1.23 - Contentor Virtual VC4

Todos os outros contentores definidos pela ITU-T tm idnticas estruturas. Os contentores virtuais do sistema SDH europeu podem classificar-se em duas classes: - Contentores virtuais de ordem baixa (VC-12, VC-2 e VC-3) - Contentores virtuais de ordem elevada (VC-4)

O espao dentro de cada contentor de qualquer tipo maior, naturalmente do que a carga plesicrona que transporta. Na realidade, a carga de informao completada com bytes de enchimento fixos (stuffing bits) que se destinam ao seu alinhamento, isto , adaptao da velocidade do sinal plesicrono ao dbito mais elevado correspondente a cada tipo de contentor. Para ajustamento final h uma espcie de regulao fina proporcionada pelos chamados bits de justificao que so de dois tipos: - Bits de controle de justificao que nos indicam se os bits de oportunidade de justificao transportam ou no informao real no espao de carga. - Bits de oportunidade de justificao que so os bits de justificao propriamente ditos representando ou no informao real (dados); no caso de no constituirem informao real no so mais do que bits de enchimento e so ignorados pelo receptor.
Pg. 1 - 25

ISEL

  !#"%$'&()&()$102354602713

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

A multiplexagem em SDH faz-se por entreleamento de bytes e no faz uso de bits de justificao, com a vantagem de que assim cria condies para que os tributrios individuais fiquem visveis e disponveis no sinal multiplexado SDH. Os nveis hierrquicos em SDH podem ser divididos em dois grupos: - Nveis de multiplexagem - Nveis de sinal de linha Os nveis de multiplexagem tm os seus equivalentes nos contentores virtuais e os nveis de sinal de linha so formados de mdulos de transporte sncrono (STMs) Podem agrupar-se vrios contentores virtuais VC12 que, devero, em princpio ser sncronos, e carreg -los dentro de um contentor sncrono de ordem mais elevada que subsequentemente tem o seu cabealho POH adicionado, criando-se assim um dbito binrio mais elevado. Um problema que sempre subsiste a dificuldade de manter uma rede de transmisso completa em perfeita sincronizao permanentemente. Para uma rede baseada em SDH este problema poder ter que ver em como se podero multiplexar e desmultiplexar sincronizadamente muitos contentores virtuais, porque eles podem ser originados em partes distintas da rede ou mesmo em redes SDH diferentes e podero apresentar leves variaes do seu dbito binrio. A soluo adoptada pelo SDH a de associar um ponteiro a cada contentor virtual (VC) . Para alm disso h tambm um mecanismo que permite que o valor desse ponteiro possa variar se, por qualquer razo, houver uma perda de sincronizao e o VC se atrase ligeiramente ou se adiante ligeiramente em relao ao VC mais elevado. Esse mecanismo consiste, no caso em que se, por exemplo, um VC12 estiver a ser muito rpido, em designar certos bytes no contentor maior (VC4, por exemplo) como overflow bytes e teremos um overflow byte por VC12. para seguimento daquele desvio e, no caso em que esse VC12 esteja a ser muito lento, ento, ocasionalmente, um byte do VC12 pode ser repetido. Estas alteraes de fase do VC12 (que nunca se espera serem frequentes) em relao ao seu VC4 so registadas por intermdio do ponteiro. O VC4 manter um ponteiro por cada um dos VC12s dentro da sua rea de carga e cada ponteiro regista o desvio em bytes entre o primeiro byte do VC4 e o byte do cabealho POH dum VC12 particular. Veremos isto mais em pormenor mais adiante.

Pg. 1 - 26

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

unidade formada pelo ponteiro e contentor virtual chama-se ou Unidade Tributria (TU Tributary Unit) ou Unidade Administrativa (AU Administrative Unit) se esses contentores so de ordem superior. Assim, cada contentor virtual C-n, com a adio do ponteiro d origem unidade tributria TU-n ou unidade administrativa AU-n. Note-se que o contentor VC-3, se transportar uma carga de 34 Mbit/s da hierarquia europeia, no se considera como sendo de ordem superior; formar, com o seu ponteiro, uma Unidade Tributria. O agrupamento de vrias TUs forma o que se chama Grupo de Unidades Tributrias (TUG Tributary Unit Group) e vo ocupar posies fixas e bem definidas no espao de carga de um contentor virtual de ordem superior. Numa TUG s so permitidas unidades tributrias do mesmo tipo. Por exemplo, a multiplexagem de trs TU-12 d origem a uma TUG-2. De igual modo, se uma ou mais unidades administrativas ocuparem posies fixas e definidas no interior de uma trama STM-N designar-se- por Grupo de Unidades Administrativas (AUG Administrative Unit Group)

A figura 1.24 representa, de modo esquemtico, a estrutura de multiplexagem SDH de acordo com a recomendao G.707 da ITU-T.

Pg. 1 - 27

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Aspecto fsico e arquitectura de sistema de um multiplexer ADM Incorpora funes de cross -connect, de proteco de rede e de controlador de sistema e pode aceitar vrios tipos de interfaces (elctricos e/ou pticos) de diferentes capacidades e tipos de trfego.

Pg. 1 - 28

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Estrutura de Multiplexagem SDH da ITU-T

Fig.

1.24

- Resumo dos mapeamentos de acordo com a ITU-T (Recomendao G.707) Referimos como de particular interesse o chamado sinal Sub-STM ou STM-0. Este interface usado nas redes SDH e SONET em ligaes de rdio -links e de satlite. O seu dbito binrio de 51.84 Mbit/s
Pg. 1 - 29

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Se considerarmos dentro do SDH, apenas os padres europeus ficamos com uma estrutura de multiplexagem mais leve do que a definida pela ITU-T, como se representa nas duas figuras seguintes, tal qual considerada pelo ETSI (European Telecommunications Standards Institute)

Fig. 1.25.a - Estrutura de multiplexagem SDH do ETSI

Fig. 1.25.b - Estrutura de multiplexagem SDH do ETSI (ilustrao a 3 dimenses)

Neste caso, podemos ver atravs da fig. 1.25.b como se pode fazer o transporte de 21 sinais PDH de 2 Mbit/s, simultneamente com dois sinais de 34 Mbit/s. De facto, estamos a utilizar 21 contentores C-12 (um para cada sinal de 2 Mbit/s) e dois contentores C-3 (um para cada sinal de 34 Mbit/s).
Pg. 1 - 30

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Faz-se primeiro a multiplexagem de 3 TU-12 (VC-12 + ponteiros) num TUG-2 - A multiplexagem de sete TUG-2 d origem a um TUG-3; - Formam-se mais dois TUG-3s com sinais PDH de 34 Mbit/s - A multiplexagem dos trs TUG-3 introduzida num contentor VC-4 Tambm se v que a trama STM-1 poder transportar 63 tributrios de 2 Mbit/s. O contentor C-12 tem um espao de 34 bytes, logo com dois bytes mais que o sinal de 2.048 Mbit/s, para que a carga possa deslizar dentro dele de modo a poderem ser compensadas pequenas imprecises do relgio (ver fig. seguinte).

Fig. 1.26 - Formao de um TU-12

Observao: note-se que, apesar de s estar referido o byte V5 para o POH, na realidade, se estivermos a transportar um de 2(Mbit/s,   sinal "!#%$& ') 0"132"546 este transportado em multi-tramas de 500 microsegundos (4 tramas de 35 V5 o cabealho da multitrama. A segunda, terceira e quarta tramas so encabeadas, respectivamente, pelos bytes J2, N2 e K4 e contm bytes com bits de enchimento, justificao, etc aos quais no nos vamos referir em detalhe.

Por isso, um TUG-2, formado pela multiplexagem byte a byte de 3 TU-12s ocupa um espao de 108 bytes (ver fig. seguinte)
4 bytes 4 bytes 4 bytes

12 bytes
bytes

TU-12 (1)

TU-12 (2)

TU-12 (3)

1 2 3 1 2...

... 2 3

TUG-2

Fig. 1.26 - Composio de um grupo de unidades tributrias TUG-2

Um pouco mais adiante vamos ver de novo como agrupamos estas TUG-2s. Entretanto passemos a um problema mais geral, o da ocupao de um contentor virtual VC-4.
Pg. 1 - 31

9 bytes

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

 "!$#%!&('0)213'4!5%067)8 9 @A#CBDFE %!&#(13'4D

A utilizao dos ponteiros d s comunicaes sncronas uma vantagem enorme relativamente s comunicaes plesicronas. Os ponteiros usam-se, como j referimos, para localizar os contentores virtuais na regio de carga de um mdulo de transporte sncrono. O ponteiro pode indicar directamente um contentor virtual de um nvel superior da estrutura STM-1 ou podem tambm ser usadas estruturas de ponteiro em cadeia. Como apenas um exemplo da aco dos ponteiros, vejamos o mapeamento de contentores C3 dentro de um contentor VC-4 (ver fig. 1.28). O ponteiro AU-4 indica inicialmente o POH do contentor virtual VC4, apontando para o byte J1. Trs ponteiros posteriores localizados em posies fixas no VC4 servem para indicar o incio dos trs contentores virtuais VC3 relativamente ao contentor VC4.

Fig. 1.28- Diagrama esquemtico de mapeamento de contentores C3

Pg. 1 - 32

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Portanto, o transporte destes 3 contentores virtuais de baixa ordem (VC-3) faz-se por intermdio da adio de um ponteiro de 3 bytes a cada um formando o que se chama uma unidade tributria TU-3. A estes 3 bytes de ponteiro juntam-se 6 bytes de justificao fixa obtendo-se um TUG-3 (ver fig. seguinte):

Fig. 1.29- Grupo de Unidades tributrias TUG-3 com uma s unidade tributria TU-3

Este o processo indicado na segunda linha do diagrama da fig. 1.25.a e corresponde a dizer que uma TU-3 igual (neste caso) a um TUG-3. Corresponde ao caso particular de um TUG-3 transportar apenas uma nica unidade tributria. Contudo, o TUG-3 pode incorporar diversas unidades tributrias de menor dimenso (o caso das TU-12 de diversos TUG-2s) O espao no contentor VC-4 , portanto, suficiente para a localizao de 3 TUG-3s. Os ponteiros H1 e H2 que ocupam, como dissmos, posies fixas dentro do VC-4 indicam, dentro de cada TUG-3 a posio exacta do incio dos respectivos contentores VC-3 (o seu byte J1). Deste modo esses ponteiros podero indicar um desvio (offset) entre 0 e 764 para a posio de J1. De facto, o nmero de bytes de cada VC-3 de 85x9 =765 bytes. Dado que um VC-4 tem 260 colunas e cada TUG-3 ocupa 86 colunas, sobram 2 colunas completas que se posicionam logo a seguir ao POH do VC-4 e que servem para justificao fixa. Em resumo, estamos em condies de dizer que um contentor VC-4 pode comportar:
Trs sinais de 34 Mbit/s (includos em 3 TUG-3, um em cada um, que so multiplexados byte a byte);

- Um ou dois sinais de 34 Mbit/s dentro (cada um) do seu TUG-3 conjuntamente com outros sinais de menor capacidade dentro de outro TUG-3;
Pg. 1 - 33

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

- Vrios sinais tributrios de ordem inferior (TU-2, TU-12, TU-11) mapeados, alinhados, multiplexados e agrupados.

Os multiplexers SDH so controlados a partir de um relgio central de muito alta preciso operando a 2.048 MHz. Ora, numa rede real ocorrem sempre variaes de fase, especialmente se as ligaes so efectuadas entre sistemas de diferentes construtores. J nos referimos ao ponteiro AU como sendo a soluo para efectuar ajustamentos (a actividade do ponteiro constitui uma indicao das variaes do relgio dentro de uma rede). Consideremos um contentor virtual VC-4 no espao de carga til de uma trama STM-1 (ver fig. 1.30.a) e vejamos como o ponteiro pode ser alterado cada quarta trama com prvia indicao. sendo ento o contentor virtual deslocado de precisamente 3 bytes. Se a quantidade de bits que entra no multiplexer for menor do que a do que o abandona, o ponteiro (indicado pelos bytes H1 e H2) desviado para uma posio posterior no tempo (para a direita no diagrama, correspondendo ao caso em que h um atraso na velocidade dos dados que chegam ao multiplexer, relativamente ao relgio que controla a sua sada) e sero ignorados 3 bytes que o antecedem. Esses trs bytes de enchimento posicionam-se dentro do VC-4, imediatamente a seguir ao byte H3 mais direita do ponteiro da AU (fig. 1.30.b)

(a)

(b)

Se a fonte de transmisso avanar relativamente ao relgio real ou, por outras palavras, se a quantidade de bits que entra no multiplexer for maior do que a que o abandona, ento deveremos enviar de vez em quando mais bits para o exterior utilizando apenas o espao
Pg. 1 - 34

Fig. 1.30 - Justificao negativa (a) e positiva (b) no transporte de um contentor virtual VC-4

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

interior do contentor, Ora quando a diferena entre a quantidade de bits que chega ao multiplexer e a que a abandona o multiplexer atinge 24 bits (3 bytes) utiliza-se um espao extra da regio do ponteiro AU no SOH (bytes H3) para colocar esses 3 bytes (ver fig. 1.30.a). Esta operao corresponde a uma justificao negativa. O receptor avisado que ter de ler tambm estes 3 bytes H3 como transportando tambm informao. Noutras circunstncias esses bytes so ignorados. Note-se que, tendo em conta as medidas do espao til do contentor VC-4, o valor do desvio (offset) que pode ser indicado pelo ponteiro AU varia entre zero e 782 j que aqui a contagem se faz de 3 em 3 bytes e o offset mximo de 2349 bytes.



!#" $ %'&(0)21345!#" $ 67

Retomamos aqui o processo de multiplexagem byte a byte de 7 TUG-2s, tal como se ilustra na fig. 1. 25.b. Ora, nas 7 TUG-2s acabamos por ter 21 sinais de 2 Mbit/s que tm de ser alojados num TUG-3. Na figura da pgina seguinte podemos reparar nas 21 TU-12s, j depois de agrupadas em 7 TUG-2s e multiplexadas. De notar que se mantm em conjunto os 21 ponteiros que apontam para os incios dos respectivos contentores VC-12. Exactamente no pargrafo precedente, vimos como ficava constituda uma TUG-3 para o caso do transporte de um sinal de 34 Mbit/s. Pretende-se manter uma estrutura semelhante para a TUG-3, quer ela contenha um sinal E3 quer contenha 21 sinais E1. Na fig. 1.27 v-se que cada TUG-2 tem 12 colunas de 9 bytes. A multiplexagem byte a byte de 7 unidades destas, representada na pgina seguinte, dar origem a 84 colunas. Se queremos manter uma estrutura semelhante do TUG-3 da fig. 1.29, haver que acrescentar duas colunas (ver fig. 1.31) em que aparecem os 3 bytes da primeira coluna como desempenhando a funo de ponteiros (como na TUG-3 da fig. 1,29) mas que, na realidade, como no so necessrios, se designam por NPI (Null Pointer Indicators). Todos os restantes bytes dessas duas colunas so bytes de justificao fixa.. Se tivermos 63 em vez de 21 sinais E1 para serem transportados num mdulo STM-1 cada 21 sero alojados no seu prprio TUG-3 e, por entreleamento de bytes, seremos conduzidos estrutura da figura 1.32. Como cada TUG-3 tem 86 colunas e temos 260 colunas no espao til do VC-4, h que acrescentar mais duas colunas que servem para bytes de enchimento (justificao fixa) e que so as que ficam imediatamente a seguir ao cabealho POH do VC-4. Assim ficam, na prtica, 8 colunas de enchimento a seguir ao POH do VC-4 j que 6 bytes correspondem ao NPI.

Pg. 1 - 35

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Fig. 1.31
Pg. 1 - 36

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Fig. 1.32 - Multiplexagem de 3 TUG-3s dentro de um VC-4

Transporte de um sinal E4 (140 Mbit/s) Por ser importante, vejamos agora como se vai transportar um sinal E4. O contentor VC-4 tem a capacidade suficiente para acomodar esse sinal. Contudo, h necessidade de estabelecer regras para essa acomodao que esto sumarizadas na fig.seguinte. As 260 colunas de 9 bytes que esto disponveis so divididas em 20 blocos de 13 bytes (grupos de 13 colunas). A primeira coluna de cada grupo tem bytes W, X, Y ou Z consoante a sua posio conforme se mostra. Em cada linha do VC-4 haver um bit S (bit de oportunidade de justificao) que faz parte do byte Z (na primeira coluna do ltimo bloco) e 5 bits C de controle de justificao tendo estes ltimos a misso de informar se o bit S um bit de informao ou se um bit de justificao. Se CCCCC=00000 S um bit de informao mas se CCCCCC=11111 S um bit de justificao. O valor contido em S quando usado como bit de justificao no foi ainda definido pela ITU-T. O receptor ignora esse valor sempre que S um bit de justificao. Os bits O de cabealho ( overhead) so reservados para posteriores comunicaes de overhea d. Evidentemente, todos os bits das restantes 12 colunas dos blocos de 13 bytes so bits de informao.

Pg. 1 - 37

ISEL 1 Introduo aos sistemas de Multiplexagem PDH e SDH

STII

Pg. 1 - 38

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

1!"0# 2 1   3 %$ 3&' 1( 4!0")1 2  

Uma vez que os sinais a ser multiplexados para nveis superiores so todos sncronos, ento a multiplexagem conseguida por simples entreleamento de bytes. Por exemplo, consideremos a formao de uma trama STM-4 Depois do alinhamento (ou sincronizao) de quatro sinais STM-1, as tramas entram num multiplexer sncrono onde se d a multiplexagem por entreleamento de bytes. O dbito binrio resultante rigorosamente igual a quatro vezes o do sinal STM-1 e, portanto, igual a 622.080 Mbit/s. Na figura seguinte mostra-se como quatro AUGs s quais se adicionam os SOHs formam uma trama STM-4 . De uma maneira geral, poder dizer-se que :
STM-N = N AUG + SOH

AUG

Fig. 1.34 Estrutura de trama STM-4

Cada trama tem um total de 9720 bytes e um perodo de 125 576 . A rea reservada para o SOH conta exactamente com 4 vezes o nmero de bytes da trama STM-1 e a rea de carga tambm exactamente quatro vezes a da trama STM-1. A formao de tramas STM-16 e STM-64 faz-se utilizando o mesmo processo que se utilizou com o STM-4. Todas estas tramas ta a mesma durao, isto , 125 microsegundos.
Pg. 1 - 39

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Consideremos, por exemplo, a formao de um sinal STM-16 a partir de 16 STM-1s. Duas alternativas so possveis (ver fig. 1.35): multiplexagem de STM-1s em STM-4s e daqui para STM-16 ou multiplexagem directa de STM-1s para STM16. Para manter a mesma estrutura do sinal a Rec. G.708 da ITU-T estabelece que para formar um STM-M os sinais devem ser entrelaados cada N bytes. Por exemplo, com j vimos, para formar um STM-4 os sinais STM-1 so multiplexados por entreleamento de um byte de cada um deles. Para a formao de um STM-16 os STM-4s so multiplexados por entreleamento de grupos de quatro bytes, cada grupo de cada STM-4.

Fig. 1.35 Formao de um sinal STM-16

"!$#&% ' (0)

Este mecanismo utilizado quando h que transmitir dbitos binrios que excedem a capacidade do contentor C-4. Por exemplo, a Unidade Administrativa AU-4-4c serve para transportar sinais ISDN de banda larga (B-ISDN). A vantagem deste mtodo que a carga til pode no ser separada uma vez que se vai formar um contentor virtual contguo dentro de um mdulo STM-4.
Pg. 1 - 40

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

As cargas teis de vrios AU-4s so ligadas atribuindo a todos os ponteiros um valor fixo (o indicador de concatenao CI) com excepo do ponteiro para o primeiro AU-4. Se vier a ser necessria a actividade do ponteiro, ter lugar para todos os ponteiros igualmente. A fig. seguinte mostra como a carga til de clulas ATM pode ser transmitida como um todo nico.

Fig. 1.36 Concatenao contgua

1 " 2 3"! ! "$#&%(') 4 50& 6"

Faz parte integrante das redes de SDH um grande nmero de mensagens de alarmes e de erros que so conhecidos por, respectivamente, defeitos e anomalias. Na realidade em SDH fala-se de anomalias quando se trata da existncia de erros e das respectivas indicaes remotas, de defeitos quando se trata de anomalias que persistem para alm de determinado limite mximo de tempo, de perda de sinal, de perdas de alinhamento de trama e outras e de falhas quando esses defeitos persistem para alm de determinado limite de tempo. So acoplados s seces da rede e informao correspondente de cabealho (overhead). A vantagem desta informao ilustrada da maneira seguinte: Um problema num circuito resulta, por exemplo (ver fig. 1.37), num alarme LOS de perda de sinal (Loss Of Signal) no elemento de rede que o devia receber. Este alarme dispara uma cadeia completa de mensagens subsequentes na forma de Sinais de Indicao de Alarme (AIS Alarm Indication Signal ).
Pg. 1 - 41

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

O elemento transmissor informado da falha enviando para trs um alarme RDI (Remote Defect Indication) que informa que o defeito foi detectado. As mensagens de alarme so transmitidas em bytes fixos no SOH ou POH. Por exemplo, o bye G1 usado para o alarme HP-RDI (High order Path Remote Defect Indication).

Fig. 1.37 Panormica dos maiores defeitos e alarmes

Se o sinal recebido contm erros haver uma indicao de erros BIP (Bit Interleaved Parity) pelo sensor. Uma vez que no a mesma coisa do que ter uma avaria completa do circuito, o alarme aqui referido como uma anomalia que indicada para trs. A mensagem de retorno designa-se por REI (Remote Error Indication). Na tabela da pgina seguinte listam-se todos os possveis defeitos e anomalias bem como os correspondentes bytes e os seus significados (em lngua inglesa, para melhor correspondncia entre as siglas e a descrio).

Pg. 1 - 42

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Tabela VII SDH Listagem de defeitos e anomalias

Pg. 1 - 43

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH


A sincronizao num sistema SDH , evidentemente, fundamental. Se a sincronizao no for garantida, haver uma considervel degradao na funo da rede, podendo mesmo resultar numa avaria total de toda a rede. Para evitar esta possibilidade todos os elementos de rede so sincronizados por um relgio central. Este relgio central constitudo por um relgio de referncia primria (PRC), de alta preciso, de acordo com a recomendao G.811 da ITU-T que especifica uma preciso de 1x10-11. Este sinal de relgio deve ser distribudo atravs de toda a rede. Para isso usa-se uma estrutura hierrquica (ver fig. 1.38): o sinal passado por unidades SSU de fornecimento de sincronizao subordinadas (SSU Subordinate Synchronization Supply Units) e por relgios SEC de equipamentos sncronos (SEC Synchronous Equipment Clocks)

"!# $&%('0)1) "2 $&%3'4)65 8 # $&%3'4)69 8 # $&%3'4)69 8 # $&%3'4)69 "72 $&%('0)65 8 # $&%3'4)69

Fig. 1.38 Relgios. Estrutura hierrquica.

Os caminhos a percorrer pelos sinais de sincronizao podem ser os mesmos que os que so utilizados para as prprias comunicaes SDH. O sinal de relgio regenerado nas SSUs e SECs com a ajuda de PLLs. Se o relgio de alimentao falha, o elemento de rede afectado comuta para outra fonte de relgio com a mesma ou menor qualidade ou, se isso no for possvel, comuta para o modo de espera (hold -over). Nesta situao, o sinal de relgio mantido dentro de uma relativa preciso atravs do controle do oscilador por aplicao dos valores armazenados de correco de frequncia das horas precedentes e, tendo em conta a temperatura do oscilador. Deve ser evitado a todo o custo o aparecimento de ilhas de relgio, porque originariam, com o tempo, desvios de sincronizao que poderiam mesmo resultar numa avaria total. Tais ilhas so evitadas sinalizando os elementos de rede com a ajuda de mensagens SSM (Synchronization Status Message) que so parte do byte S1.
Pg. 1 - 44

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

A mensagem SSM informa o elemento de rede vizinho sobre o estado do relgio e parte do cabealho. Podem surgir problemas especiais nas Gateways entre redes com fornecimentos de relgio diferentes. Os elementos de rede SDH podem compensar os desvios de relgio dentro de certos limites por intermdio, como vimos, das operaes de ponteiro. Portanto, refora-se aqui a aluso ao facto da actividade dos ponteiros constituir um indicador fivel de problemas com a qualidade do relgio.

!"#%$&'()10324#
As redes de SDH cursam trfegos de alta capacidade pelo que absolutamente necessrio providenciar no sentido de arranjar mecanismos que compensen as falhas que possam ocorrer nos seus elementos ou no meio de transmisso entre eles. Em SDH existem dois tipos base de arquitectura de protecao: um o designado por proteco linear usado em ligaes ponto a ponto e o outro o da proteco em anel pois que a topologia de rede em anel muito usada em redes SDH. Ambos fazem uso de circuitos e/ou componentes de reserva para proporcionar um caminho alternativo (bac k-up) para o sinal. A comutao controlada pelos Bytes de Overhead K1 e K2.

Proteco Linear A forma mais simples de back -up a chamada comutao 1+1 (1+1 APS Automatic Protection Switching). Aqui cada linha em operao protegida por uma linha de proteco. Se ocorrer uma falha, o agente de proteco nos elementos da rede em ambos os terminais comutam o circuito para a linha de proteco. A aco de comutao originada pelo aparecimento de um defeito como, por exemplo, um LOS. A comutao no terminal distante iniciada pelo retorno de uma confirmao no canal de retorno. Como h uma linha de reserva para cada linha em operao (activa), esta arquitectura 1+1 apresenta 100 % de redundncia. Contudo, consideraes de carcter econmico leva-nos a dar preferncia arquitectura 1:N, particularmente para os grandes trajectos. Aqui, diversas (N) linhas activas so protegidas por uma nica linha de back -up. No caso da comutao ser necessria, os dois terminais do trajecto afectado so comutados para a linha de back -up (ver fig. 1.39, em que N=3 e em que se supe existir uma falha na linha 3, originando a comutao para a reserva). Algumas vezes os circuitos de reserva so utilizados para trfego de baixa prioridade, que ser interrompido quando haja necessidade de rota alternativa para o trfego principal.

Pg. 1 - 45

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

Fig. 1.39 Proteco linear 1:3

Proteco de Anel O anel constitui a forma mais simples e mais econmica de interligar um nmero de elementos de rede. Existem vrios mecanismos de proteco para este tipo de arquitectura de rede, nem todos eles standardizados. Vamos fazer uma distino bsica entre estruturas de anel com ligaes unidireccionais e bidireccionais.
Anis unidireccionais

A fig. 1.40 mostra o princpio bsico de APS (Comutao Automtica de Proteco) para anis unidireccionais. Partamos do princpio que h uma interrupo do circuito entre os elementos A e B. A direco y no afectada por essa falha. Deve, contudo, encontrar -se um caminho alternativo para a direco x.

Fig. 1.40 Anel de duas fibras, com comutao de caminho, unidireccional.

Pg. 1 - 46

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

A ligao , portanto, comutada para o caminho alternativo nos elementos A e B. Os outros elementos de rede (C e D) comutam para o caminho de back -up. O processo de comutao designado como de linha comutada. Um mtodo mais simples consiste em usar o anel de caminho comutado. O trfego transmitido simultneamente sobre ambos os trajectos (caminhos), normal e de proteco e, se houver uma interrupo, o receptor (neste caso, A) comuta para alinha de proteco e, imediatamente, suporta a ligao.

Anis bidireccionais

Nesta estrutura de rede as ligaes entre os elementos da rede so bidireccionais. Por isso na figura 1.41 no aparecem sectas nas ligaes representadas. A capacidade global da rede pode ser dividida por diversos trajectos, cada um com uma linha bidireccional activa, enquanto que para os anis unidireccionais se necessita de um anel virtual completo para cada trajecto.

Fig. 1.40 Anel de duas fibras, com comutao de caminho, bidireccional

Se ocorrer uma falha entre elementos vizinhos A e B, o elemento de rede B faz actuar a comutao de proteco e controla o elemento de rede A por intermdio dos bytes K1 e K2 no cabealho de seco (SOH). Pode-se fornecer uma proteco ainda maior atravs de anis bidireccionais com quatro fibras. Cada par de fibras transporta os canais activos e de proteco, tendo-se assim uma proteco 1:1.

Pg. 1 - 47

ISEL

 "!$#&%('

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

A figura seguinte d uma ideia de como numa rede SDH se podem identificar trs estratos relacionados com a funo e capacidade transportada. ando pela Rede Local ou que rene tributrios de baixo dbito que podem ser originados em redes plesicronas ou, de uma maneira mais geral, no sncronas, vemos que os ADMs (Add & Drop Multiplexers) fazem a interligao entre a rede local e a Rede Regional desempenhando funes de gateway entre as duas redes .

STM-1 140 STM-4 S-1 STM-1

STM-1 140 STM-1 STM-4

Comutador ATM

34 Mbps

STM-1
140 Mbps 34 Mbps 2 Mbps

140 Mbps

140 Mbps

LAN
2 Mbps 34 Mbps 8 Mbps

34 Mbps

140 Mbps

34 Mbps 8 Mbps 2 Mbps 8 Mbps 8 Mbps

Fig. 1.41 Aspecto geral de uma rede com as suas secces local, regional e interurbama (backbone)
Pg. 1 - 48

ISEL

STII 1 Introduo aos sistemas de Multiplexagem PDH e SDH

H mistura de diversos tipos de sinais, coexistindo tributrios sncronos e plesicronos. A passagem de um tributrio de 2 Mbit/s do sector da rede local representado esquerda da figura para o do lado direito obriga esse sinal a um percurso que passa por toda a estrutura de multiplexers da rede de acesso (rede local), viajando depois no anel SDH onde introduzido depois de passar por um ADM (Add & Drop Multiplexer), passa de seguida rede regional onde poder percorrer um anel SDH de dbito elevado (STM-4, por exemplo) e deste para a rede interurbana atravs de SDXCs que apresenta uma estrutura emalhada destes comutadores sncronos cruzados. De notar aquilo que j referimos anteriormente relativamente aos ADMs, isto , que incorporam misturas de sinais PDH e SDH a dbitos binrios diferentes. De salientar ainda a presena de anis SDH em fibra ptica, na maioria dos casos, ou em fibra ptica e fechados por rdio -link, noutros casos. No est representado nenhum regenerador, mas evidente que eles podero existir na rede, nos anis. por exemplo, dependendo da extenso desses mesmos anis. SDH em termos de modelos de camadas Para finalizar, destacaremos que, as redes SDH podem ser consideradas subdivididas em vrias camadas que esto directamente relacionadas com a topologia de rede. A camada mais baixa (ver figura seguinte) a camada fsica que representa o meio de transmisso. usualmente uma fibra ptica mas pode ser um rdio -link ou uma ligao satlite. A seco de regenerao a camada imediatamente a seguir. A seco mais acima, ocupando o topo, representa as aplicaes da rede de transporte SDH.

IP

Fig. 1.42 Modelo de camadas em SDH

As camadas VC (Contentores Virtuais) representam parte do processo de mapeamento (colocao de sinais tributrio, tais como sinais PDH e ATM dentro dos mdulos de transporte SDH).
Pg. 1 - 49