Eletrônica Digital

Prof. Gilson Yukio Sato

sato[at]utfpr[dot]edu[dot]br
 Flip-Flops

Prof. Gilson Yukio Sato

sato[at]utfpr[dot]edu[dot]br
 Circuitos Seqüenciais
A saída de um circuito seqüencial depende
da sua entrada e do seu estado interno

Entrada Circuito Saída

Seqüencial

Estado Interno

Elaborado por Gilson Yukio Sato

 Circuitos Seqüenciais
Pode-se considerar que eles possuem um bloco
combinacional e elementos de memória
Circuito Seqüencial

Bloco Combinacional

Entradas Saídas
Elementos de
memória

Elaborado por Gilson Yukio Sato

 Flip-Flop (FF)

• O flip-flop (FF) é o elemento de

memória mais usado
• O FF é chamado também de
multivibrador biestável
• O latch é um dispositivo similar ao FF

Elaborado por Gilson Yukio Sato

 Latch RS com Portas NOR
S=1 e R=0

1
SET ≥1 0
Q S R Q Q
1
0 0 ? ?
0 1 ? ?
1 0 1 0
0 1 1 ? ?
≥1 1
0 Q
RESET

Elaborado por Gilson Yukio Sato

 Latch RS com Portas NOR
S=0 e R=1

0
SET ≥1 1
Q S R Q Q
0
0 0 ? ?
0 1 0 1
1 0 1 0
1 1 1 ? ?
≥1 0
1 Q
RESET

Elaborado por Gilson Yukio Sato

 Latch RS com Portas NOR
S=0 e R=0

0
SET ≥1 1
Q S R Q Q
0
0 0 ? ?
0 1 0 1
1 0 1 0
1 1 1 ? ?
≥1 0
0 Q
RESET

Elaborado por Gilson Yukio Sato

 Latch RS com Portas NOR
S=0 e R=0

0
SET ≥1 0
Q S R Q Q
1
0 0 MANTEM
0 1 0 1
1 0 1 0
0 1 1 ? ?
≥1 1
0 Q
RESET

Elaborado por Gilson Yukio Sato

 Latch RS com Portas NOR
S=1 e R=1

1
SET ≥1 0
Q S R Q Q
0
0 0 MANTEM
0 1 0 1
1 0 1 0
0 1 1 0 0 Inválido
≥1 0
1 Q
RESET

Elaborado por Gilson Yukio Sato

Latch RS com portas NOR

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

Latch RS com portas NOR

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

Latch RS com Portas NE
Repita a análise para o circuito abaixo

SET &
Q

&
Q
RESET

Elaborado por Gilson Yukio Sato

Latch RS com Portas NE

Se S=1 e R=1 então o FF mantem o estado

anterior
(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 Latch RS com Portas NE

Se R=1 e S vai a 0 então Q vai para (ou fica em)

1 e Q’ vai para (ou fica em) 0
(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 Latch RS com Portas NE

Se S=1 e R vai a 0 então Q vai para (ou fica em)

0 e Q’ vai para (ou fica em) 1
(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 Latch RS com Portas NE
Se S=R=0 Q vai para (ou fica em) 1 e Q’ vai para
(ou fica em) 1, o que caracteriza um estado
inválido de saída

S R Q Q
1 1 MANTEM
1 0 0 1
0 1 1 0
0 0 1 1 Inválido

Elaborado por Gilson Yukio Sato

 Latch RS com Portas NE

Esta é uma outra

representação da
latch RS.
A vantagem dessa
representação é
mostrar que o SET e
o RESET são ativos
em “0”

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

Exercício
Dado o circuito e as
formas de onda de
entrada, desenhe a
forma de onda na
saída Q
SET

RESET

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

Aplicação
Circuito anti-
bounce ou anti-
trepidação

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 Latch RS com Enable
SET & 0
≥1
Q

ENABLE 0
MANTEM

≥1
& 0 Q
RESET

Se ENABLE=0 mantém estado anterior

Se ENABLE=1 funciona como RS

Elaborado por Gilson Yukio Sato

 Latch D ou Transparente
D & S
≥1
Q

ENABLE

≥1
& R Q
1

Se ENABLE=0 mantém estado anterior

Se ENABLE=1 então Q=D

Elaborado por Gilson Yukio Sato

Latch D ou Transparente

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato
 Assíncrono X Síncrono
• Podemos dizer que os circuitos vistos até
agora são assíncronos
• Eles são assíncronos porque são sensíveis ao
nível do sinal de enable e das outras entradas
• Eles são mais difíceis de projetar
• De agora em diante veremos circuitos
síncronos
• Eles são síncronos pois sua operação é
comandada por uma borda do sinal de clock

Elaborado por Gilson Yukio Sato

 Sinal de Clock
• Em circuitos síncronos, o clock dá a “batida”
para seu funcionamento
• O sinal de clock é uma onda quadrada ou
retangular
• O circuito muda suas saídas na borda de
subida ou na de decida e, em alguns casos,
em ambas.
• Circuitos síncronos são mais fáceis de
projetar

Elaborado por Gilson Yukio Sato

Sinal de Clock

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 FF x Latches
• Latches são sensíveis ao nível de suas
entradas
• FF são sensíveis a borda, suas entradas
afetam suas saídas somente em uma
das bordas do clock

Elaborado por Gilson Yukio Sato

 FF RS – Circuito interno
SET
&
≥1 Q

CLOCK Detector
de Borda

≥1 Q
RESET &

Circuito simplificado

Elaborado por Gilson Yukio Sato

 FF RS

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 FF RS

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 FF RS

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 Detector de Borda

Isso só é possível porque as portas apresentam um atraso !!

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 FF JK
O FF JK resolve
um problema do
latch RS.
Ele não possui um
estado inválido, ao
invés disso, ele
possui um estado
que inverte as
saídas atuais

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 FF JK (Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 FF JK

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 FF JK em modo Toggle
Observando a TV
do FF JK
constatamos que
se J=K=1, então
a saída se inverte
a cada clock
Esse modo de
operação pode
ser chamado de
toggle
(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 FF JK em modo Toggle
1 Q (Tocci et al., 2007)

CLK

CLK

Elaborado por Gilson Yukio Sato

 FF D

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 FF D (Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

FF D a partir de um FF JK
(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 Entradas Assíncronas
• Entradas como J, K e D são chamadas
síncronas pois dependem do clock para
afetar a saída
• Entradas assíncronas podem afetar as
saídas de um FF independentemente do
clock
• Ex: CLEAR (RESET), PRESET (SET)

Elaborado por Gilson Yukio Sato

 FF JK com Preset e Clear
PRESET’ CLEAR’ CLK J K Q Q’
0 1 X XX 1 0
J 1J
Q 1 0 X XX 0 1
CLK C1 0 0 X XX ? ?
K 1K 1 1 ↓ 00 MANTEM
1 1 ↓ 01 0 1
PRESET S Q
1 1 ↓ 10 1 0
CLEAR R
1 1 ↓ 11 TOGGLE

Elaborado por Gilson Yukio Sato

 FF JK com
Preset e
Clear

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 Temporização em FF
• Tempos de setup e de hold
• Atraso de propagação
• Freqüência máxima de clock
• Largura de pulso
• Clock
• Clear e Preset
• Tempo de subida e de descida do clock

Elaborado por Gilson Yukio Sato

 Tempos de Setup e Hold

O sinal de dado deve estar O sinal de dado deve estar

presente na entrada tS antes da presente na entrada tH depois da
transição do clock transição do clock
(Tocci et al., 2007)
Elaborado por Gilson Yukio Sato
 Atraso na Propagação

tPLH é o tempo de transição de tPHL é o tempo de transição de

baixo para alto baixo para alto
(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 Tempos de Subida e Descida
tr é o tempo de
subida (rise)

tf é o tempo de
descida (fall)

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 74XXX74
PRESET’ CLEAR’ CLK D Q Q’
D 1D 1 0
Q 0 1 X X
CLK C1 1 0 X X 0 1
0 0 X X ? ?
PRESET S Q
R 1 1 ↑ 0 0 1
CLEAR
1 1 ↑ 1 1 0

2X FF D borda de subida, Preset e Clear

assíncronos sensíveis ao nível “0”

Elaborado por Gilson Yukio Sato

 74xxx112
PRESET’ CLEAR’ CLK J K Q Q’
0 1 X XX 1 0
J 1J
Q 1 0 X XX 0 1
CLK C1 0 0 X XX ? ?
K 1K 1 1 ↓ 00 MANTEM
1 1 ↓ 01 0 1
PRESET S Q
1 1 ↓ 10 1 0
CLEAR R
1 1 ↓ 11 TOGGLE

2X FF JK borda de descida, Preset e Clear

assíncronos sensíveis ao nível “0”

Elaborado por Gilson Yukio Sato

 Exercícios
Considere o FF RS com portas NE e as
formas de onda x e y.
a) Aplique x em SET e y em RESET e
desenhe a forma de onda na saída.
Suponha que Q=0 no início

b) Repita a)as
fazendo SET=y
e RESET=x

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 Exercícios
Dado o circuito
e as formas de
onda ao lado,
desenhe a
forma de onda
de saída (Q).
Suponha que
no início Q=0

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 Exercícios
Dado o circuito
e as formas de
onda ao lado,
desenhe a
forma de onda
de saída (Q).
Suponha que
no início Q=0

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 Exercícios
Dado o circuito
e as formas de
onda ao lado,
desenhe a
forma de onda
de saída (Q).
Suponha que
no início Q=0

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 Exercícios
Repita o
exercício
anterior, mas
agora
considerando
um FF JK
sensível à
borda de
subida.
Suponha que
no início Q=0

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 Exercícios
Para o circuito abaixo, desenha a forma de onda na saída Q.
Determine também como está operando esse circuito.Suponha que no
início Q=0

(Tocci et al., 2007)

Elaborado por Gilson Yukio Sato

 Exercícios
(Tocci et al., 2007)
Aplique as formas de onda abaixo nas entradas de um latch D e
desenhe a forma de onda de saída. Repita para o FF D e compare os
resultados.

Elaborado por Gilson Yukio Sato

 Exercícios (Tocci et al., 2007)

Dados as formas de onda e o circuito abaixo, desenhe a forma de

onda de saída. Suponha que no início Q=0.

Elaborado por Gilson Yukio Sato

 Exercícios
Repita o exercício anterior, mas agora considere que o FF JK é sensível
à borda de subida.
Repita o exercício anterior, mas agora considere que ao invés de um
FF JK, você tem um FF D sensível à borda de subida, com D=1
Repita o exercício anterior, mas agora considere que ao invés de um
FF JK, você tem um FF D sensível à borda de descida, D=0 e Q inicial
é “1”

Elaborado por Gilson Yukio Sato

 Exercícios
Dado o circuito e as formas
de onda abaixo, desenhe as
formas de onda solicitadas.
Suponha que S1=R1=Q=0
no início.

(Vahid, 2008)

Elaborado por Gilson Yukio Sato

 Exercícios
Dado o circuito e as formas
de onda abaixo, desenhe as
formas de onda solicitadas.
Suponha que S1=R1=Q=0
no início.

(Vahid, 2008)

Elaborado por Gilson Yukio Sato

 Exercícios
Dado o circuito e as formas
de onda abaixo, desenhe as
formas de onda solicitadas.
Suponha que S1=R1=Q=0
no início.

(Vahid, 2008)

Elaborado por Gilson Yukio Sato

 Exercícios
Dado o circuito e as formas
de onda abaixo, desenhe as
formas de onda solicitadas.
Suponha que Q=0 no início.

(Vahid, 2008)

Elaborado por Gilson Yukio Sato

 Exercícios
Dado o circuito e as formas
de onda abaixo, desenhe as
formas de onda solicitadas.
Suponha que Q=0 no início.

(Vahid, 2008)
Elaborado por Gilson Yukio Sato
 Exercícios
Dadas as formas de onda abaixo, desenhe e compare as formas de
onda de saída para um latch D e para um FF D. Suponha que Q=0
no início para ambos.

(Vahid, 2008)

Elaborado por Gilson Yukio Sato

 Exercícios
Dadas as formas de onda abaixo, desenhe e compare as formas de
onda de saída para um latch D e para um FF D. Suponha que Q=0
no início para ambos.

(Vahid, 2008)

Elaborado por Gilson Yukio Sato