Monografia Filtro Ativo 2007

UNIVERSIDADE TECNOLGICA FEDERAL DO PARAN
DEPARTAMENTO ACADMICO DE ELETROTCNICA

CURSO DE ENGENHARIA INDUSTRIAL ELTRICA - NFASE ELETROTCNICA

BRUNO ANTONIO VOICECHOVSKI DOS SANTOS
PRISCILA FACCO DE MELO
WILLI UMEO DANELUZ

PROJETO E IMPLEMENTAO DE UM FILTRO ATIVO SRIE MONOFSICO
PARA CORREO DE DISTORO HARMNICA DE TENSO CONTROLADO
POR PROCESSADOR DIGITAL DE SINAIS

CURITIBA
2007

BRUNO ANTONIO VOICECHOVSKI DOS SANTOS
PRISCILA FACCO DE MELO
WILLI UMEO DANELUZ


Trabalho apresentado na disciplina de Projeto
Final de Curso II como requisito parcial para a
concluso do curso de Engenharia Industrial
Eltrica nfase em Eletrotcnica, do
Departamento Acadmico de Eletrotcnica, da
Universidade Tecnolgica Federal do Paran.

Orientador: Prof. Eduardo Flix Ribeiro
Romaneli, Dr. Eng.

Co-orientador: Prof. Roger Gules, Dr. Eng.

CURITIBA
2007

Bruno Antonio Voicechovski dos Santos
Priscila Facco de Melo
Willi Umeo Daneluz


Este Projeto Final de Graduao foi julgado e aprovado como requisito parcial para obteno do ttulo
de Engenheiro Eletricista pelo Universidade Federal Tecnolgica do Paran.

Curitiba, 13 de novembro de 2007.

________________________________________
Prof. Paulo Srgio Walenia, Esp.
Coordenador de Curso
Engenharia Industrial Eltrica Eletrotcnica

________________________________________
Prof. Ivan Eidt Colling, Dr. Eng.
Coordenador de Projeto Final de Graduao
Engenharia Industrial Eltrica Eletrotcnica

________________________________________
Prof. Eduardo Flix Ribeiro Romaneli, Dr. Eng.
Orientador

________________________________________
Prof. Roger Gules, Dr. Eng.
Co-Orientador

________________________________________
Prof. Alexandre Ferreira Lobo, M.Sc.

________________________________________
Rogers Demonti, Dr. Eng.

________________________________________
Prof. Rosngela Winter, M.Sc.

A Deus, nossos pais e amigos.

AGRADECIMENTOS
Agradecemos ao nosso orientador, professor Eduardo Flix Ribeiro Romaneli, por
todo apoio, ensino, exigncia, disponibilidade e comprometimento durante a realizao deste
trabalho.
Ao professor Roger Gules, co-orientador do trabalho, pelo acompanhamento durante
todo o projeto e por todas as colaboraes e sugestes.
empresa NHS Sistemas Eletrnicos Ltda., que nos forneceu as placas auxiliares e
os componentes para a montagem do prottipo, assim como o laboratrio e os equipamentos
necessrios para o ensaio do mesmo.
Ao amigo Rafael Christiano pelo auxlio durante todas as fases do projeto, por seu
incentivo e por todas suas contribuies essenciais.
engenheira e amiga Kristie Kaminski Kster, pela disponibilizao bibliogrfica e
pelo incentivo inicial para o projeto.
Ao amigo Diego Franco pelas dicas no desenvolvimento do leiaute da placa de
circuito impresso do prottipo.
Aos engenheiros Danilo e Gisely Adur, que sempre se mostraram prestativos e
solcitos.
Aos engenheiros e amigos Persio Farah Seredinick, Ricardo Paes Paulo e Walter
Meneguette dos Santos pela disponibilizao bibliogrfica.
Patricia Facco Cardoso de Melo, pela confeco do banner referente a este
trabalho.
UTFPR e aos professores, pelo conhecimento adquirido ao longo da engenharia,
que muito contriburam para nossa formao profissional e pessoal.
Ao CITEC, pela disponibilizao do laboratrio para ensaios do prottipo do filtro
ativo.
Aos membros da banca examinadora pelas revises, sugestes e correes.
Aos amigos e familiares por todo incentivo e pela compreenso da importncia que
essa obra representa em nossas vidas.

RESUMO
Este trabalho utiliza o controle digital para implementao de um filtro ativo srie
monofsico, com o objetivo de corrigir distores harmnicas de tenso advindas da rede
eltrica. A implementao do projeto utiliza como elemento de controle o processador digital
de sinais DSP 56F8013, o qual responsvel pelo monitoramento das condies da rede
eltrica e tambm pelo monitoramento e controle da qualidade da tenso na carga.
Apresenta-se uma reviso bibliogrfica sobre alguns assuntos referentes qualidade
de energia eltrica, como distoro harmnica e os principais filtros utilizados para correo
dessas distores. Tambm apresentada a teoria sobre as estruturas e mtodos aplicados no
projeto (inversor meia ponte, filtro LC, tcnica de modulao por largura de pulso PWM e
controle digital), bem como um estudo sobre o processador digital utilizado (no caso, o DSP
56F8013, fabricado pela Freescale).
Para aplicao prtica dos conhecimentos revisados construiu-se um prottipo, sendo
apresentado desde o desenvolvimento da placa de circuito impresso utilizada nesse prottipo
at a lgica do algoritmo de controle gravado no DSP. So tambm justificados todos os
clculos e as simulaes efetuadas para o dimensionamento e desenvolvimento da parte de
potncia do circuito.
Por fim, so apresentados os resultados prticos obtidos com o prottipo
implementado, utilizando-se uma carga de 200W para comprovar o desempenho do filtro
ativo proposto.

Palavras-chave:
Filtro ativo srie, inversor meia ponte, controle digital, DSP, TDH, distoro harmnica, filtro
LC.

ABSTRACT
This work uses the digital control for implementation of a single-phase series active
filter, in order to correct voltage harmonic distortions of the electric line. The implementation
of the project uses digital signal processor (DSP 56F8013) as control element, which is
responsible for the monitoring of the conditions of the line and also for the tracking and
control of the quality of the voltage in the load.
A bibliographical revision is presented on some subjects referring to the quality of
electric energy, as harmonic distortion and the main filters used for correction of these
distortions. Also it is presented the theory on structures and methods applied in the project
(half-bridge inverter, LC filter, pulse width modulation and digital control), as well as a study
on the implemented digital processor (in the case, the DSP 56F8013, manufactured by
Freescale).
For experimental analysis a lab model was built, being presented since the
development of the printed circuit board until the logic of the control recorded in the DSP.
The calculations and the simulations performed for development of the power circuit are all
confirmed.
Finally, are presented the experimental results using the fully operational lab model
using a 200 W load that confirmed theoretical analysis.

Keywords:
Series active filter, half-bridge inverter, digital control, DSP, THD, harmonic distortion, LC
filter.

LISTA DE ABREVIATURAS
Abreviatura Descrio
A/D Analgico/Digital
ADC Analog-to-Digital Converter (Conversor analgico digital)
AGU Address Generation Unit (Unidade geradora de endereos)
CA Componente Alternada
CC Componente Contnua
COP Computer Operating Properly
CSI Current Source Inverter (Inversor com fonte de corrente)
D/A Digital/Analgico
Data ALU Data Arithmetic Logic Unit (Unidade lgica aritmtica)
DSC Digital Signal Controler (Controlador digital de sinais)
DSP Digital Signal Processor (Processador digital de sinais)
FA Filtro Ativo de Potncia
FAP Filtro Ativo Paralelo
FAS Filtro Ativo Srie
FD Fator de Distoro
IEC International Electrotechnical Commission
IEEE Institute of Electrical and Electronics Engineers
JTAG Join Teste Action Group
MAC Multiply-Accumulate
MIPS Milhes de Instrues por Segundo
NTC Negative Thermal Coefficient (Coeficiente Trmico Negativo)
PCC Ponto de Concentrao Comum
PD Controlador Proporcional Derivativo
PI Controlador Proporcional Integral
PID Controlador Proporcional Integral Derivativo
PLC Power Line Condition
PWM Pulse Width Modulation (Modulao por largura de pulsos)
RAM Random Access Memory (Memria de acesso aleatrio)
TDH Taxa de Distoro Harmnica
TMR Timer (Temporizador)
VSI Voltage Source Inverter (Inversor com fonte de tenso)
ZOH Zero Order Hold (Amostrador de ordem zero)

LISTA DE SMBOLOS
Abreviatura Descrio
C Capacitor
C
f
Capacitor de filtragem
D Diodo
E Tenso
E(s) Sinal de erro de um sistema no domnio da freqncia
e(t) Sinal de erro de um sistema no domnio do tempo
f Freqncia
f
a
Freqncia de amostragem
f
p
Freqncia da onda portadora triangular
i Corrente
i
o
Corrente de sada ou corrente na carga
i
o
(t) Corrente instantnea na carga
I
o1ef
Valor eficaz da componente fundamental da corrente de carga
I
oef
Corrente eficaz total na carga
I
omx
Corrente mxima
ef c
I
1

Corrente eficaz da fundamental no capacitor
i
s
Corrente da fonte
Idpk Corrente de pico mxima nos diodos
Idef Corrente eficaz mxima nos diodos
Idmed Corrente mdia nos diodos
max chave
I
Corrente mxima sobre as chaves semicondutoras
chaveef
I
Corrente eficaz sobre as chaves semicondutoras
chavemed
I
Corrente mdia sobre as chaves semicondutoras
ILmax Corrente mxima no indutor
K
d
Ganho da parcela derivativa
K
i
Ganho da parcela integral
K
p
Ganho da parcela proporcional
L
f
Indutor de filtragem do filtro LC
M ndice de modulao PWM
Rendimento
P Potncia
P
in
Potncia de entrada ou na fonte

P
out
Potncia de sada ou na carga
P
o1
Potncia da componente fundamental na sada ou na carga
R Resistncia
R
o
Resistncia equivalente da carga
) (on ds
R
Resistncia drain-source do MOSFET
Rjc Resistncia trmica entre a juno e cpsula do MOSFET
Rcs Resistncia trmica entre cpsula e dissipador
Rja Resistncia trmica total entre a juno e o ambiente externo
S Chave semicondutora
T Perodo de chaveamento
T
a
Perodo de amostragem
T
d
Tempo derivativo
T
i
Tempo integral
T
p
Semiperodo da onda portadora triangular
T
s

Perodo da onda portadora senoidal
tc
Tempo de conduo dos diodos
max dPK
V
Tenso reversa mxima sobre os diodos
U(s)
Ao de controle no domnio da freqncia
u(t)
Ao de controle no domnio do tempo
V
Tenso
v
n
(t)
Amplitude instantnea da tenso do harmnico de ordem n
v(t)
Tenso instantnea
V*
dc

Tenso de referncia contnua
V
1

Amplitude da onda moduladora senoidal
V
2

Valor de pico da onda portadora triangular
V
ca

Tenso no capacitor
V
cmin

Tenso mnima do capacitor
min 1PK c
V
Tenso de pico mnima do capacitor
V
dc

Tenso contnua do barramento CC do inversor
V
h

Tenso harmnica
V
in

Tenso de entrada (alimentao)
V
inmx

Tenso de entrada mxima
V
inmin

Tenso de entrada mnima
V
o

Tenso de sada ou tenso na carga

v
o
(t)
Tenso instantnea na carga
v
o1
(t)
Funo da componente fundamental da tenso
v
o1ef

Valor eficaz da componente fundamental da tenso
V
oef

Valor eficaz da tenso
V
omx

Valor mximo da tenso de sada ou na carga
V
out

Tenso de sada
V
s

Tenso da fonte
V
shr

Harmnicos da tenso da rede
VLmin
Tenso mnima sobre o indutor
AMVACIN
V
Amostra de tenso da entrada CA
V
F

Tenso de conduo do diodo
Z
1

Impedncia da carga
Z
o

Impedncia da carga

Fator de amortecimento
o

Freqncia angular

Constante de tempo

LISTA DE FIGURAS
Fig. 1.1 Forma de onda de tenso v(t) distorcida pela presena de harmnicos e formas de ondas v
1
(t), v
3
(t) e
v
5
(t), representando individualmente as componentes harmnicas 1, 3 e 5 respectivamente
(CAMARGO,2002). .................................................................................................................................... 17
Fig. 1.2 Exemplo de topologia de filtro ativo srie (RIBEIRO, 2003, com modificaes). ............................... 19
Fig. 1.3 - Tenses de entrada(V
s
), no capacitor C
a
(V
ca
) e de sada (V
o
da carga) (100V/div. 2ms/div.)
(RIBEIRO,2003).......................................................................................................................................... 20
Fig. 2.1 Espectro harmnico de uma onda distorcida com a presena de harmnicos (CAMARGO, 2002). .... 25
Fig. 2.2 - Filtro passivo de corrente confinando n harmnicos (ERICKSON & MAKSIMOVIC, 2004). ........ 28
Fig. 2.3 Funcionamento de um FAP (Lindeke, 2003). ....................................................................................... 30
Fig. 2.4 Princpio de funcionamento de um FAS (LINDEKE, 2003). ................................................................ 31
Fig. 2.5 Filtro Ativo Universal (LINDEKE, 2003)............................................................................................. 32
Fig. 2.6 Topologias de filtros hbridos: a)FAP associado com filtro passivo paralelo e b) FAS associado com
filtro passivo paralelo (CAMARGO, 2002)................................................................................................. 33
Fig. 2.7 Diagrama de blocos bsico do inversor................................................................................................. 34
Fig. 2.8 Topologias bsicas do inversor ponte completa(a) e meia ponte(b)...................................................... 36
Fig. 2.9 Etapas de funcionamento do inversor meia ponte (URBANETZ, 2002, com modificaes). .............. 37
Fig. 2.10 Principais formas de onda para o inversor meia ponte (BATSCHAUER,2002). ................................ 39
Fig. 2.11 Reguladores de tenso srie (a) e chaveado (b), supondo uma tenso de entrada CC (POMILIO,
2006). ........................................................................................................................................................... 42
Fig. 2.12 Princpio da modulao PWM(POMILIO, 2006, com modificaes). ................................................ 44
Fig. 2.13 Formas de onda de tenso e de corrente em modulao PWM de dois e de trs nveis (POMILIO,
2006, com modificaes). ............................................................................................................................ 45
Fig. 2.14 Topologias de filtros de sada (MARTINS & BARBI, 2005). ............................................................ 47
Fig. 2.15 Exemplo de formas de ondas obtidas para um inversor monofsico em ponte completa com filtro
LC.(a) Tenso gerada pelo inversor; (b) Tenso na sada do filtro; (c) Espectro da tenso na sada do filtro
(MICHELS et al., 2005)............................................................................................................................... 48

Fig. 2.16 Freqncia de corte(f
o
) e exemplo de atenuaes mais suaves e mais acentuadas. ............................. 49
Fig. 2.17 Diagrama de Bode da funo de transferncia do filtro LC para carga resistiva. ............................... 50
Fig. 2.18 (a) Degrau unitrio; (b) Sinal de sada do controlador (OGATA, 2000)............................................. 54
Fig. 2.19 Rampa unitria de entrada(a) e sinal de sada do controlador (b). (OGATA, 2000). .......................... 55
Fig. 2.20 Rampa unitria de entrada(a) e sinal de sada do controlador (b). (OGATA, 2000). .......................... 56
Fig. 2.21 Diagrama em blocos de um sistema de controle discreto (RIBEIRO, 2003). ..................................... 58
Fig. 2.22 Sinal contnuo i(t) e sinal amostrado i
n
(LINDEKE, 2003). ................................................................ 58
Fig. 2.23 Efeito de aliasing que ocorre na amostragem (LINDEKE, 2003)....................................................... 59
Fig. 2.24 (a) Sinal amostrado no formato trem de pulsos; (b) Sinais de entrada e sada o amostrador e do
extrapolador de ordem zero (ZOH) (RIBEIRO, 2003). ............................................................................... 60
Fig. 2.25 Diagrama em blocos do sistema de controle digital do filtro ativo srie (Ribeiro, 2003, com
modificaes)............................................................................................................................................... 62
Fig. 2.26 Diagrama de blocos do ncleo 56800E (FREESCALE,2006a). ......................................................... 65
Fig. 2.27 Diagrama de blocos do 56F8013 (FREESCALE,2006c). ................................................................... 66
Fig. 2.28 Pinagem do 56F8013 (FREESCALE, 2006c). .................................................................................... 67
Fig. 2.29 Diagrama do circuito simulado do FAS............................................................................................... 68
Fig. 2.30 Tenso de entrada V
s
distorcida pelo terceiro harmnico. .................................................................. 70
Fig. 2.31 Anlise de Fourier da tenso de entrada.............................................................................................. 70
Fig. 2.32 Tenso de sada V
o
. ............................................................................................................................. 71
Fig. 2.33 Anlise de Fourier da tenso de sada V
o
. ........................................................................................... 72
s
, tenso de sada V
o
e tenso no capacitor C
3
. ................................................... 72
Fig. 3.1 Diagrama de blocos do filtro ativo srie a ser implementado. .............................................................. 74
Fig. 3.2 Circuito retificador monofsico operando como dobrador de tenso.................................................... 76
Fig. 3.3 Diagrama esquemtico da fonte auxiliar 12 V (KSTER, 2006). ........................................................ 77
Fig. 3.4 Esquema da fonte de alimentao TNY de 12 V
cc
e do regulador de tenso de 3,3 V
cc
......................... 77
Fig. 3.5 Pinagem do DSP 56F8013. ................................................................................................................... 78
Fig. 3.6 Divisor resistivo para amostragem da tenso de entrada....................................................................... 80

Fig. 3.7 Amplificador operacional utilizado na obteno de 1,65 V. ................................................................. 81
Fig. 3.8 Esquema de acionamento das chaves do inversor meia ponte atravs do driver................................... 82
Fig. 3.9 Pinagem HCPL-316J............................................................................................................................. 83
Fig. 3.10 Esquema simplificado do circuito do FAS. ......................................................................................... 84
Fig. 3.11 Leiaute da placa - distribuio dos componentes. ............................................................................... 85
Fig. 3.12 Leiaute da placa - TopLayer. .............................................................................................................. 85
Fig. 3.13 - Leiaute da placa - BottomLayer ........................................................................................................... 86
Fig. 3.14 - Leiaute da placa - perspectiva 3D........................................................................................................ 86
Fig. 3.15 Formas de onda: a) da tenso de entrada; b) da tenso nos capacitores V
c1
e V
c2
e oscilao V
c
no
barramento; c) tempo de conduo dos diodos. ........................................................................................... 88
Fig. 3.16 Esquema simulado do retificador monofsico operando como dobrador de tenso............................ 91
Fig. 3.17 Resultados da simulao do circuito dobrador de tenso. ................................................................... 92
Fig. 3.18 Circuito simulado para avaliar a corrente nos MOSFETs. .................................................................. 94
Fig. 3.19 Correntes nas chaves do inversor meia ponte...................................................................................... 95
Fig. 3.20 Telas do software utilizado para o clculo dos parmetros do indutor................................................ 98
Fig. 3.21 Grfico da variao da indutncia em relao variao de corrente no indutor. .............................. 99
Fig. 3.22 Esquemtico representativo das resistncias trmicas entre o semicondutor e o ambiente externo. . 101
Fig. 3.23 Interface da etapa de potncia e malha feed-forward implementada no DSP. ................................. 103
Fig. 3.24 Diagrama em blocos do controlador repetitivo (ANDRADE, 2005) ................................................ 105
Fig. 3.25 - Interface da etapa de potncia e malha feed-forward com repetitivo implementada no DSP. ........... 106
Fig. 3.26 Algoritmo implementado do compensador repetitivo. ...................................................................... 108
Fig. 3.27 Janela do compilador CodeWarrior. ................................................................................................. 109
Fig. 3.28 Estrutura geral das entradas e sadas do DSP. ................................................................................... 110
Fig. 3.29 Sinalizao dos LEDs indicadores, conforme a situao................................................................... 111
Fig. 3.30 Fluxograma simplificado do programa. ............................................................................................ 112
Fig. 3.31 Vista superior da placa de circuito impresso. .................................................................................... 113

Fig. 3.32 Vista da parte inferior da placa de circuito impresso. ....................................................................... 114
Fig. 3.33 Fonte TNY 12 V
cc
. ............................................................................................................................. 115
Fig. 3.34 Driver para o acionamento das chaves. ............................................................................................. 115
Fig. 3.35 Prottipo com a fonte TNY e driver do FAS...................................................................................... 116
Fig. 3.36 DSP soldado na placa. ....................................................................................................................... 117
Fig. 3.37 Filtro LC de sada afixado placa..................................................................................................... 117
Fig. 3.38 MOSFETs e seus dissipadores........................................................................................................... 118
Fig. 3.39 Prottipo completo. ........................................................................................................................... 119
Fig. 4.1 Tenso de entrada e barramentos positivo e negativo (50V/div 5ms/div)........................................ 120
Fig 4.2 Comandos PWM do inversor meia ponte (2V/div - 10us/div). ............................................................ 121
Fig. 4.3 (a) Tenso de sada sem correo (100V/div - 5ms/div); (b) Tenso de sada corrigida pelo filtro ativo
(100V/div - 5ms/div). ................................................................................................................................ 122
Fig. 4.4 Tenso de sada (100V/div - 10ms/div) e tenso no capacitor srie (10V/div - 10ms/div). ................ 122
Fig. 4.5 Espectro harmnico da tenso sem correo. ...................................................................................... 123
Fig. 4.6 Espectro harmnico da tenso com correo. ..................................................................................... 124
Fig. 4.7 Tenso de entrada (50V/div 10ms/div) e tenso no capacitor srie (20V/div 10ms/div). ............ 125
Fig. 4.8 Espectro harmnico da tenso de entrada a ser corrigida.................................................................... 125
Fig. 4.9 Espectro harmnico da tenso no capacitor srie. ............................................................................... 126
Fig. 4.10 (a) Tenso de entrada (50V/div - 2,5ms/div); (b) Tenso de sada corrigida pelo filtro ativo (50V/div
- 2,5ms/div). ............................................................................................................................................... 126
Fig. 4.11 Espectro harmnico da tenso de sada corrigida.............................................................................. 127
Fig. 4.12 Espectro harmnico percentual em relao a amplitude da fundamental (a) Tenso de entrada; (b)
Tenso de sada corrigida pelo filtro. ......................................................................................................... 128
Fig. 4.13 Tenso de entrada (100V/div - 10ms/div) e tenso de sada (100V/div - 10ms/div)......................... 129
Fig. 4.14 Espectro harmnico da tenso de entrada. ........................................................................................ 129
Fig. 4.15 Espectro harmnico da tenso de sada. ............................................................................................ 130

Fig. 4.16 (1) Tenso de sada (100V/div - 10ms/div); (2) Tenso de entrada (100V/div - 10ms/div); (3)
Corrente de sada (500mA/div - 10ms/div)................................................................................................ 131
Fig. 4.17 Espectro harmnico da tenso de entrada com carga. ....................................................................... 131
Fig. 4.18 Espectro harmnico da tenso de sada com carga............................................................................ 132
Fig. 4.19 Tenso e corrente de sada do filtro ativo.......................................................................................... 133
Fig. 4.20 Tenso composta pela componente fundamental e o terceiro harmnico (50V/div 2,5ms/div). .... 134
Fig. 4.21 Espectro harmnico da tenso produzida com terceiro harmnico. .................................................. 135
Fig. 4.22 Tenso de entrada, tenso de sada e tenso no capacitor srie (50V/div - 2,5ms/div). .................... 135
Fig. 4.23 Composio da tenso no capacitor srie.......................................................................................... 136
Fig. 4.24 Espectro harmnico referente tenso de sada. ............................................................................... 136
Fig. 4.25 Tenso composta pela componente fundamental e o quinto harmnico (50V/div 2,5ms/div). ...... 137
Fig. 4.26 Espectro harmnico da tenso produzida com quinto harmnico. .................................................... 138
Fig. 4.27 Tenso de entrada, tenso de sada e tenso no capacitor srie (50V/div - 2,5ms/div). .................... 138
Fig. 4.28 Espectro harmnico da tenso de sada. ............................................................................................ 139

LISTA DE TABELAS
Tabela 2.1 - Limites de distoro de tenso (POMILIO, 1995a)........................................................................... 26
Tabela 3.1 Simbologia e funo dos pinos do DSP. ........................................................................................... 78
Tabela 3.2 Caractersticas eltricas do resistor NTC SCK152R58, conforme datasheet. .................................. 87
Tabela 3.3 Caractersticas eltricas do diodo 1N5408, conforme datasheet. ..................................................... 91
Tabela 3.4 Caractersticas eltricas da chave semicondutora IRF840, conforme datasheet............................... 96
Tabela 4.1 Resultados obtidos com o prottipo implementado. ....................................................................... 139

SUMRIO
1 INTRODUO GERAL ................................................................................................. 17
1.1 INTRODUO...................................................................................................................17
1.2 PROBLEMA.......................................................................................................................18
1.3 JUSTIFICATIVA...............................................................................................................20
1.4 OBJETIVOS .......................................................................................................................21
1.4.1 OBJETIVO GERAL...................................................................................................................... 21
1.4.2 OBJETIVOS ESPECFICOS ........................................................................................................ 21
1.5 MTODO DE PESQUISA.................................................................................................22
1.6 ESTRUTURA DO TRABALHO.......................................................................................22
2 REVISO BIBLIOGRFICA........................................................................................ 24
2.1 DISTORES HARMNICAS E SUAS CARACTERSTICAS.................................24
2.1.1 DEFINIO DE HARMNICOS................................................................................................ 24
2.1.2 TAXA DE DISTORO HARMNICA (TDH) E FATOR DE DISTORO (FD)................. 25
2.1.3 NORMA SOBRE DISTORO HARMNICA DE TENSO: A IEC 519............................... 26
2.2 FILTROS PARA A CORREO DAS DISTORES HARMNICAS ...................27
2.2.1 FILTROS PASSIVOS ................................................................................................................... 27
2.2.2 FILTROS ATIVOS ....................................................................................................................... 29
2.2.2.1 Filtro Ativo Paralelo............................................................................................................. 30
2.2.2.2 Filtro Ativo Srie ................................................................................................................. 31
2.2.2.3 Filtro Ativo Universal .......................................................................................................... 32
2.2.2.4 Filtro Hbrido ....................................................................................................................... 33
2.3 ANLISE DAS ESTRUTURAS UTILIZADAS NO FILTRO ATIVO SRIE............34
2.3.1 INVERSOR................................................................................................................................... 34
2.3.1.1 Tipos de inversores .............................................................................................................. 35
2.3.1.2 O inversor meia ponte de tenso .......................................................................................... 37
2.3.1.3 Equacionamento do inversor meia ponte ............................................................................. 39
2.3.1.4 O controle da tenso nos conversores CC-CA..................................................................... 42
2.3.2 A MODULAO PWM SENOIDAL APLICADA A INVERSORES........................................ 43
2.3.3 FILTRO LC DE SADA APLICADO AO INVERSOR MEIA PONTE...................................... 46
2.3.3.1 Topologias de filtros para inversores de tenso ................................................................... 47
2.3.3.2 O filtro LC passa-baixas....................................................................................................... 47
2.3.4 CRITRIOS PARA A DEFINIO DA METODOLOGIA DE PROJETO DO FILTRO DE
SADA 51
2.3.4.1 Formulao para o capacitor e o indutor de filtragem.......................................................... 52
2.4 MTODOS DE CONTROLE............................................................................................52
2.4.1 COMPENSADORES BSICOS................................................................................................... 53
2.4.1.1 Compensador Proporcional Integral (PI) ............................................................................. 53
2.4.1.2 Proporcional Derivativo (PD) .............................................................................................. 54
2.4.1.3 Proporcional Integral Derivativo (PID) ............................................................................... 55
2.4.2 CONTROLE DIGITAL................................................................................................................. 56
2.4.2.1 Converso Analgico-Digital (A/D) .................................................................................... 57
2.4.3 ESTRATGIA DE CONTROLE DO FAS.................................................................................... 60
2.4.3.1 Valores mdios instantneos ................................................................................................ 61
2.5 PROCESSADOR DIGITAL DE SINAIS (DSP)..............................................................63
2.5.1 CARACTERSTICAS DO DSP 56F8013..................................................................................... 64
2.6 SIMULAO......................................................................................................................68

2.6.1 PRINCIPAIS FORMAS DE ONDA............................................................................................. 69
2.7 CONCLUSO.....................................................................................................................73
3 PROJETO DO FILTRO ATIVO SRIE........................................................................ 74
3.1 INTRODUO...................................................................................................................74
3.2 DESCRIO DO CIRCUITO..........................................................................................74
3.2.1 RETIFICADOR MONOFSICO OPERANDO COMO DOBRADOR DE TENSO................ 75
3.2.2 FONTE CC 12 V E REGULADOR 3,3 V .................................................................................... 76
3.2.3 O DSP E A AQUISIO DE SINAIS.......................................................................................... 78
3.2.3.1 Aquisio de Sinais.............................................................................................................. 80
3.2.4 CIRCUITO DE ACIONAMENTO DAS CHAVES (DRIVER) .................................................... 82
3.2.5 ESQUEMA GERAL SIMPLIFICADO......................................................................................... 83
3.2.6 LEIAUTE DA PLACA ................................................................................................................. 84
3.3 MEMORIAL DE CLCULOS .........................................................................................87
3.3.1 RESISTOR NTC........................................................................................................................... 87
3.3.2 CIRCUITO DOBRADOR DE TENSO...................................................................................... 88
3.3.2.1 Dimensionamento dos capacitores....................................................................................... 89
3.3.2.2 Dimensionamento dos diodos .............................................................................................. 90
3.3.2.3 Simulao............................................................................................................................. 91
3.3.3 DIMENSIONAMENTO DAS CHAVES SEMICONDUTORAS ................................................ 93
3.3.3.1 Circuito Snubber .................................................................................................................. 96
3.3.4 DIMENSIONAMENTO DO INDUTOR E DO CAPACITOR DE FILTRAGEM....................... 97
3.3.5 CLCULO TRMICO ................................................................................................................. 99
3.3.5.1 Perdas nos diodos do dobrador de tenso........................................................................... 100
3.3.5.2 Perdas nas chaves semicondutoras..................................................................................... 100
3.4 PROJETO DO CONTROLE DIGITAL ........................................................................102
3.4.1 LAO FEED-FORWARD........................................................................................................... 102
3.4.2 LAO FEED-FORWARD E COMPENSADOR REPETITIVO................................................. 104
3.4.3 CONTROLE REPETITIVO........................................................................................................ 104
3.4.3.1 Implementao do Controlador Repetitivo ........................................................................ 106
3.5 IMPLEMENTAO E DESCRIO DO PROGRAMA UTILIZADO...................109
3.6 IMPLEMENTAO DO PROTTIPO........................................................................113
3.6.1 PLACA DE CIRCUITO IMPRESSO.......................................................................................... 113
3.6.2 FONTE TNY 12 V E DRIVER..................................................................................................... 114
3.6.3 DSP.............................................................................................................................................. 116
3.6.4 FILTRO LC................................................................................................................................. 117
3.6.5 CHAVES SEMICONDUTORAS ............................................................................................... 118
3.6.6 PROTTIPO COMPLETO......................................................................................................... 118
3.7 CONCLUSO...................................................................................................................119
4 RESULTADOS EXPERIMENTAIS ............................................................................ 120
4.1 CIRCUITO DOBRADOR DE TENSO........................................................................120
4.2 MALHA ABERTA COM LAO FEED-FORWARD..................................................121
4.3 MALHA FECHADA COM LAO FEED-FORWARD E REPETITIVO.................124
4.4 TABELA COMPARATIVA COM OS RESULTADOS OBTIDOS............................139
4.5 CONCLUSO...................................................................................................................140
5 CONCLUSES GERAIS.............................................................................................. 141
6 REFERNCIAS BIBLIOGRFICAS ......................................................................... 143
7 APNDICES ................................................................................................................. 147
7.1 APNDICE 1 ESQUEMTICO COMPLETO DO CIRCUITO..............................147

7.2 APNDICE 2 DATASHEET DO DIODO 1N5408.....................................................149
7.3 APNDICE 3 DATASHEET DO MOSFET IRF840 .................................................150
7.4 APNDICE 4 DATASHEET DO DISSIPADOR HS3512.........................................151

17

1 INTRODUO GERAL
1.1 INTRODUO
Nas ltimas dcadas, com a popularizao dos aparelhos eletrnicos, ocorreu
tambm uma invaso de fontes chaveadas no sistema eltrico, as quais trouxeram vrios
benefcios, principalmente reduzindo o tamanho desses aparelhos e aumentando a sua
eficincia. Porm, o uso dessas fontes causa transtornos na rede eltrica, a chamada distoro
harmnica. Equipamentos como fornos a arco, inversores de freqncia, sistemas de
iluminao com lmpadas de descarga, microcomputadores, aparelhos de som e outros
eletrodomsticos so alguns dos responsveis pela poluio da rede eltrica com harmnicos.
Na figura 1.1 tem-se a forma de onda de uma tenso distorcida e sua decomposio
na freqncia fundamental e em seus harmnicos.

Fig. 1.1 Forma de onda de tenso v(t) distorcida pela presena de harmnicos e formas
de ondas v
1
(t), v
3
(t) e v
5
(t), representando individualmente as componentes harmnicas
1, 3 e 5 respectivamente (CAMARGO,2002).

18

Os harmnicos apresentam freqncias mltiplas freqncia da fundamental. Por
exemplo, o 3 harmnico teria, no caso de uma rede eltrica de 60 Hz, uma freqncia trs
vezes maior que a da fundamental, ou seja, 180 Hz. Esse sinal de 180 Hz se soma a
componente de freqncia fundamental do sinal, ocasionando sua distoro. O resultado a
distoro na tenso de sada dos transformadores de distribuio.
Os harmnicos afetam a qualidade da energia e podem causar vrios transtornos.
Existem vrias formas de se corrigir essas perturbaes eltricas, como a utilizao de filtros
passivos, hbridos ou ativos.
Tendo em vista a severidade da poluio harmnica dos sistemas eltricos e o fato de
ser uma soluo dinmica e ajustvel, os filtros ativos tm sido foco de inmeros trabalhos
tcnicos nos ltimos anos (RIBEIRO, 2003).
Este projeto consiste no estudo e implementao de um filtro ativo srie monofsico
para compensao de harmnicos de tenso causados por cargas no-lineares controlado por
um processador digital de sinais (DSP).
1.2 PROBLEMA
Equipamentos de telecomunicaes e equipamentos mdicos em geral so sensveis a
componentes harmnicas de tenso, ou seja, tais equipamentos necessitam de uma tenso cuja
senide seja a mais perfeita possvel para que mantenham a qualidade de suas funes. Pela
ampla utilizao desses equipamentos e pelos danos que os harmnicos exercem sobre eles,
existe a necessidade de se filtrar esses harmnicos da rede a fim de minimizar os prejuzos
que os mesmos causam.
Segundo Pomlio (1997), o grau com que harmnicos podem ser tolerados em um
sistema de alimentao depende da susceptibilidade da carga (ou da fonte de potncia). Os
mais sensveis so aqueles que, em seu projeto, assumem a existncia de uma alimentao
senoidal como, por exemplo, equipamentos de comunicao e de processamento de dados. No
entanto, mesmo para as cargas de baixa susceptibilidade, a presena de harmnicos (de tenso
ou de corrente) pode ser prejudicial, produzindo maiores esforos nos componentes e
isolantes.
19

Nas ltimas duas dcadas houve uma maior preocupao com a regulamentao dos
nveis de distoro harmnica permitidos e algumas normas internacionais foram criadas,
como a IEC 1000-2-2 e as regulamentaes IEEE-519.
Em termos de Brasil, as normas relacionadas qualidade de energia eltrica se
encontram em processo de criao e desenvolvimento, estas provavelmente seguiro uma
tendncia mundial, devido principalmente globalizao e aos processos de exportao e
importao de equipamentos eletro-eletrnicos (CAMARGO, 2002).
Dessa forma, faz-se necessria a busca de solues para a filtragem desses
harmnicos, tanto para que as cargas sensveis a essa distoro possam continuar operando
normalmente, quanto para o cumprimento das normas que viro a existir nacionalmente.
Na figura 1.2 tem-se uma topologia de um filtro ativo srie, usado para compensar
distores harmnicas, disponibilizando para a carga a tenso mais senoidal possvel. A sua
parte ativa composta de um inversor de tenso (VSI), que faz circular uma corrente
harmnica pelo capacitor C
a
, impondo-lhe uma tenso V
ca
de mesma amplitude e em oposio
de fase tenso harmnica da fonte. Dessa forma as distores de tenso no so transferidas
da entrada carga (RIBEIRO, 2003).

Fig. 1.2 Exemplo de topologia de filtro ativo srie (RIBEIRO, 2003, com modificaes).

Na figura 1.3, com o filtro ativo em funcionamento, so apresentadas as tenses de
entrada V
s
, a tenso V
ca
do capacitor C
a
e a tenso de sada V
o
. O alimentador mantm sua
tenso de sada com distores e na carga tem-se uma tenso de formato senoidal (V
o
) em
virtude da ao do filtro ativo. A tenso produzida pelo filtro nos terminais do capacitor C
a

contm a tenso que reduz as distores de entrada (RIBEIRO, 2003).
20

Fig. 1.3 - Tenses de entrada(V
s
), no capacitor C
a
(V
ca
) e de sada (V
o
da carga)
(100V/div. 2ms/div.) (RIBEIRO,2003).

1.3 JUSTIFICATIVA
O filtro ativo srie uma das melhores solues para compensar harmnicos na
tenso de alimentao de cargas sensveis a essas distores e apresenta a vantagem de, por se
tratar de uma abordagem corretiva, possibilitar a correo ou eliminao dos distrbios do
sistema eltrico sem exigir a substituio do equipamento.
A razo principal pela definio deste projeto foi o desejo de aprofundamento nos
conhecimentos em eletrnica de potncia e controle digital, aliando isso rea de qualidade
de energia, rea esta foco de diversos estudos nos ltimos tempos. O filtro ativo se encaixa
perfeitamente nesses interesses.
Assim, o projeto e a implementao desse filtro ir reunir principalmente conceitos
de eletrnica de potncia, qualidade de energia e controle digital.

21

1.4 OBJETIVOS
1.4.1 OBJETIVO GERAL
Desenvolver um filtro ativo srie monofsico para a correo de distores
harmnicas de tenso controlado por um processador digital de sinais (DSP), para circuitos de
potncia de at 200 W com entrada de 127 V.
1.4.2 OBJETIVOS ESPECFICOS
Apresentar os principais tipos de filtros existentes, apresentando
comparaes entre eles e tambm suas aplicaes;
Fazer uma reviso bibliogrfica sobre distoro harmnica, controle digital e
processador digital de sinais (DSP);
Conhecer o hardware do DSP a ser utilizado na implementao do projeto;
Estudar a linguagem de programao utilizada no DSP;
Analisar e definir o melhor mtodo para implementar o prottipo, como tipo
de chaveamento, estratgia de controle, entre outros;
Analisar e dimensionar os componentes necessrios para a implementao
do filtro;
Simular o circuito desenvolvido;
Montar o prottipo;
Realizar ensaios prticos para anlise dos resultados obtidos.

22

1.5 MTODO DE PESQUISA
O mtodo de pesquisa ser atravs dos conceitos tericos consolidados sobre filtros
ativos, em especial o srie, apresentados em artigos, livros, sites na Internet, revistas, entre
outros.
A redao da monografia ser realizada com base nas referncias bibliogrficas antes
pesquisadas. Nela sero descritos os principais tipos de filtros ativos, suas vantagens e suas
desvantagens.
Projetar-se- um circuito base, o qual ser aprimorado durante as pesquisas. O uso de
programas auxiliar nessa parte do projeto, como a utilizao do ORCAD, para a simulao
do circuito do filtro ativo, do CODEWARRIOR para o desenvolvimento do algoritmo do
DSP.
Com o auxlio de um software dedicado, ser feito o leiaute da placa de circuito
impresso, para posterior montagem do prottipo.
Finalmente, depois de concludo o prottipo, sero realizados ensaios em laboratrio
para anlise, obteno de resultados e possveis ajustes finais.
Durante todo o perodo do projeto haver a necessidade de reunies da equipe com o
professor orientador para que sejam definidos parmetros do projeto.
1.6 ESTRUTURA DO TRABALHO
O trabalho ser composto por cinco captulos. No primeiro captulo, apresentar-se- a
introduo, os objetivos, as idias e propostas e a metodologia de pesquisa utilizada.
O segundo captulo ser composto por todo o embasamento terico, englobando os
principais tipos de filtros existentes, suas aplicaes e topologias, as definies de distoro
harmnica, de controle digital e as caractersticas e propriedades do processador digital de
sinais (DSP).
O terceiro captulo abordar o desenvolvimento do projeto, incluindo o memorial de
clculos, a forma de controle do sistema e a topologia final do circuito. O quarto captulo
23

apresentar os resultados obtidos com os ensaios e os ajustes efetuados. E finalmente, no
quinto e ltimo captulo, sero apresentadas as concluses.

24

2 REVISO BIBLIOGRFICA

2.1 DISTORES HARMNICAS E SUAS CARACTERSTICAS
2.1.1 DEFINIO DE HARMNICOS
O sistema eltrico composto por vrias cargas no lineares, isto , cargas que
drenam correntes com formato de onda diferente da onda de tenso que recebem. Essas
correntes distorcidas, quando circulam nas impedncias da rede eltrica, acabam por
ocasionar distores de tenso, gerando ondas cujo formato difere do senoidal padro definido
para o sistema eltrico alternado. Dessa forma, a tenso de alimentao acaba por apresentar
deformaes.
Utilizando-se do Teorema de Fourier, que afirma que toda onda de formato no
senoidal pode ser representada por uma srie de ondas senoidais com freqncias distintas (e,
eventualmente, por uma componente contnua), pode-se representar a onda deformada atravs
de uma soma de ondas senoidais. Assim, possvel separar a onda senoidal desejada das
distores nela presentes, os chamados harmnicos.
Tem-se, ento, que os harmnicos so componentes senoidais, tanto de tenso como
de corrente, que apresentam freqncias inteiras e mltiplas da freqncia principal de um
sistema de energia, sendo que esta freqncia principal geralmente chamada de freqncia
fundamental, normalmente de 50 Hz ou 60 Hz. No caso deste projeto, os harmnicos
estudados sero apenas os encontrados na forma de onda da tenso.
Segundo Filgueiras & Moura (2005), uma outra forma de demonstrar o Teorema de
Fourier atravs da construo de um espectro de freqncia, conforme figura 2.1. Nessa
figura esto representadas as componentes harmnicas de 3 (180 Hz) e 5 (300 Hz) ordem,
alm da componente fundamental (60 Hz). O espectro quantifica o percentual de contribuio
que cada componente harmnica tem sobre a onda deformada.
25

Fig. 2.1 Espectro harmnico de uma onda distorcida com a presena de harmnicos
(CAMARGO, 2002).

Alm disso, a tenso e/ou a corrente pode apresentar componentes de freqncia que
no sejam mltiplos inteiros da freqncia fundamental do sistema. Essas freqncias so
chamadas interharmnicos, que podem estar presentes em redes de energia de todas as classes
de tenses. A principal fonte de interharmnicos so conversores estticos, cicloconversores,
motores de induo e dispositivos que utilizam arco eltrico (CAMARGO, 2002).
Segundo Camargo (2002), os efeitos dos interharmnicos no so bem conhecidos.
Possivelmente possam induzir cintilaes visuais em monitores que utilizem tubo de raios
catdicos.
2.1.2 TAXA DE DISTORO HARMNICA (TDH) E FATOR DE DISTORO
(FD)
Como visto, para se manter a qualidade da energia eltrica oferecida necessrio um
controle sobre o nvel de distores presentes em uma instalao eltrica. Para isso, alguns
indicadores utilizados para quantificar essas perturbaes eltricas foram desenvolvidos.
Dentre eles, destacam-se a Taxa de Distoro Harmnica (TDH) e o Fator de Distoro
(FD).
Define-se a Taxa de Distoro Harmnica (TDH) como sendo a relao entre o valor
eficaz das componentes harmnicas e o valor eficaz da fundamental (MARTINS & BARBI,
2005):
26

=
=
,... 5 , 4 , 3 , 2
2
1
) (
1
n
ef o
ef o
n
V
V
TDH , sendo: (1)

ef o
V
1
: amplitude da tenso do harmnico fundamental.

ef o
n
V : amplitude da tenso do harmnico de ordem n;

O contedo harmnico total de uma forma de onda obtido a partir da TDH.
Contudo, se o interesse est em determinar o contedo harmnico de um determinado
componente, deve-se utilizar a definio do fator de distoro, que indica a quantia de
distoro harmnica que resta em uma forma de onda particular, aps os harmnicos daquela
forma de onda terem sido submetidos a uma atenuao de segunda ordem, ou seja, divididos
por n. O FD definido como (MARTINS & BARBI, 2005):
=
... 5 , 4 , 3 , 2
2
2
1
1
n
ef
n
o
ef o
n
V
V
FD
(2)
2.1.3 NORMA SOBRE DISTORO HARMNICA DE TENSO: A IEC 519
A tabela 2.1 apresenta os limites de distoro de tenso aceitveis segundo a norma
IEC 519.

Tabela 2.1 - Limites de distoro de tenso (POMILIO, 1995a).
DISTORO INDIVIDUAL TDH
69 kV e abaixo 3% 5%
69.001 at 161 kV 1,5% 2,5%
Acima de 161 kV 1% 1,5%

27

2.2 FILTROS PARA A CORREO DAS DISTORES HARMNICAS
Os filtros para correo de distores harmnicas, tanto de tenso como de corrente,
so divididos em trs grupos: Passivo, Ativo e Hbrido.
2.2.1 FILTROS PASSIVOS
Os filtros passivos tm sido utilizados como uma soluo para os problemas
resultantes dos harmnicos de corrente, mas apresentam vrias desvantagens, nomeadamente
(WATANABE et al., 2001):

Apenas filtram as freqncias para as quais foram previamente sintonizados;
Precisam freqentemente ser sobredimensionados, uma vez que como no
possvel limitar a sua operao a uma certa carga, acabam por absorver
harmnicos do prprio sistema eltrico;
O dimensionamento dos filtros passivos deve ser coordenado com as
necessidades de potncia reativa da carga, sendo difcil faz-lo de forma a
evitar-se que o conjunto opere com fator de potncia capacitivo em algumas
condies de funcionamento;
So pesados e volumosos (em comparao com solues ativas).
Alguns circuitos no podem operar numa larga faixa da tenso de entrada
(90 a 240 V) (POMILIO, 1997);
No possibilitam regulao da tenso de sada (POMILIO, 1997);
A resposta dinmica pobre (POMILIO, 1997);
Podem ocorrer ressonncias em outras freqncias elevando o nvel dos
harmnicos que no causavam perturbaes antes de sua instalao. Um
estudo criterioso da planta deve ser feito antes da instalao do filtro passivo
e tambm toda vez que houver aumento de carga, pois o filtro apresenta
caractersticas de compensao fixa (SOUZA, 2000);
As caractersticas de filtragem dependem da impedncia da rede (SOUZA,
2000).
28

Solues passivas oferecem caractersticas como (POMILIO, 1997):

Robustez;
Alta confiabilidade;
Insensibilidade a surtos;
Operao silenciosa;
A principal vantagem a ausncia de elementos ativos.

Existem inmeras configuraes de filtros passivos constitudos basicamente da
estrutura LC (indutor e capacitor) srie. Podem ser empregados tanto como filtros de bloqueio
criando caminhos de alta impedncia entre o alimentador e a carga, bem como filtros de
confinamento que consistem basicamente de caminhos de baixa impedncia para a circulao
de harmnicos de corrente.[...]. Pode-se utilizar n filtros (figura 2.2) sintonizados em
freqncias diferentes de maneira a cancelar n harmnicos (SOUZA, 2000).

Fig. 2.2 - Filtro passivo de corrente confinando n harmnicos (ERICKSON &
MAKSIMOVIC, 2004).
29

2.2.2 FILTROS ATIVOS
possvel inferir da literatura tcnica, que o filtro ativo de potncia (FA) define um
equipamento ou sistema, incorporando circuitos eletrnicos, semicondutores de potncia,
filtros e elementos armazenadores de energia (indutor ou capacitor), capaz de compensar a
potncia reativa e harmnica das cargas no lineares (RIBEIRO, 2003).
Com todos os avanos tecnolgicos, os FAs, atualmente, so capazes de oferecer um
melhor desempenho, na compensao de determinados distrbios peridicos, tais como,
harmnicos de tenso ou corrente, correntes de neutro e promover a devida correo no fator
de potncia. Sua grande desvantagem ainda o custo e complexidade, principalmente quando
usado isoladamente (CAMARGO, 2002).
Os filtros ativos so conectados com a rede de maneira a eliminar distores da
tenso da rede (filtro ativo srie) e harmnicas de corrente (filtro ativo paralelo). Comparando
com os filtros passivos, apresentam (SOUZA, 2000):

Um volume menor;
No h problemas de ressonncia com a rede;
Tm a capacidade de se adaptar s modificaes de carga, ou seja, as
caractersticas de compensao no so fixas.

Por ser um filtro dinmico, no h a necessidade de se conhecer as caractersticas da
carga e da fonte, uma vez que o mesmo se adapta ao sistema em que instalado, sendo
necessrio apenas respeitar a potncia para a qual foi projetado.
Os FAs podem ser classificados segundo quatro categorias bsicas (CAMARGO,
2002):
a) Quanto natureza do barramento CC: pode ser tanto com inversor alimentado
por uma fonte de corrente (CSI - Current Source Inverter) quanto alimentado
por fonte de tenso (VSI Voltage Source Inverter);
b) Quanto configurao: srie (FAS), paralelo (FAP) e o com associao de um
srie com um paralelo, denominado Filtro Ativo Universal;
c) Quanto ao sistema de suprimento de energia: monofsico ou trifsico;
d) Quanto ao nmero de nveis do inversor: a dois nveis (para baixas potncias) e
a trs nveis (para altas potncias).
30

2.2.2.1 Filtro Ativo Paralelo
O filtro do tipo paralelo (FAP) geralmente empregado para corrigir harmnicos de
corrente de cargas no-lineares. Ele conectado em paralelo com a rede e com a carga
(figura. 2.3), atuando como um dispositivo que injeta ou drena uma corrente do ponto de
concentrao comum (PCC) de sorte que a corrente total drenada da rede eltrica, que a
corrente da carga mais a do filtro ativo, seja senoidal. Pela rede eltrica circula ento apenas a
componente fundamental da corrente da carga, resultando para a rede eltrica um
comportamento de carga resistiva (carga no-linear + filtro ativo) (LINDEKE, 2003).

Fig. 2.3 Funcionamento de um FAP (Lindeke, 2003).

Os filtros ativos do tipo paralelo funcionam como um caminho de baixa impedncia
para as harmnicas de corrente emulando uma carga linear. Se controlado adequadamente,
pode compensar tambm a defasagem entre a tenso da rede e a corrente da carga, de maneira
que o conjunto carga e filtro ativo absorvam da rede uma corrente senoidal e em fase com a
tenso da rede (SOUZA, 2000).
O filtro paralelo propriamente dito representado pelo inversor fonte de tenso (VSI
Voltage Source Inverter) e seu controle. [...]. Aqui vale dizer que correntes no desejadas,
na maioria dos casos so os harmnicos, mas podem, em alguns casos, serem correntes na
freqncia fundamental (corrente reativa ou de desequilbrio) (WATANABE et al., 2001).
O FAP utilizado principalmente em equipamentos cujo funcionamento pode ser
prejudicado quando submetido a distores na corrente. Outra caracterstica do FAP que
para ser instalado no h a necessidade de se alterar a carga, uma vez que ele conectado em
31

paralelo com a mesma. Assim, se houver algum problema com o FAP, a carga no deixar de
ser alimentada.
2.2.2.2 Filtro Ativo Srie
O filtro ativo srie (FAS) possui esse nome por ser conectado em srie com a carga
atravs de um capacitor ou um transformador de acoplamento. utilizado para filtrar
harmnicos de tenso. Em aplicaes trifsicas, corrige tambm o desbalanceamento da
tenso. A figura 2.4 exemplifica o funcionamento do FAS.

Fig. 2.4 Princpio de funcionamento de um FAS (LINDEKE, 2003).

O FAS geralmente no compensa harmnicos de corrente, sendo na verdade um dual
ao FAP. Ele funciona como uma fonte de tenso para a carga, comparando a onda de tenso
presente na rede eltrica com uma onda senoidal perfeita. Havendo diferenas entre elas, ele
atua nessa onda da rede aplicando uma tenso que cancele os distrbios presentes, entregando
carga a forma de onda mais senoidal possvel. Nessa topologia, o FAS no corrige
harmnicos de corrente.
Segundo Lindeke (2003), o FAS tambm pode ser utilizado para correo de
harmnicos de corrente. Dessa maneira, ele funciona como uma impedncia varivel,
permitindo que a corrente fundamental chegue carga e que as componentes harmnicas
sejam bloqueadas. Porm, a desvantagem nessa metodologia que a componente fundamental
da corrente tem que obrigatoriamente passar pelo circuito do FAS, resultando em perdas.
32

Uma desvantagem em relao ao FAP sua conexo em srie com a carga, pois, uma
vez que algum defeito interrompa o funcionamento do FAS, a carga a ele acoplada tambm
deixar de ser alimentada. Outra caracterstica do FAS que ele deve suportar a corrente
entregue a carga, uma vez que ele inserido em srie com a carga.
A compensao baseada em tenso empregada na regulao e balanceamento de
tenso prximo carga ou na linha (de distribuio ou transmisso). utilizada tambm para
atenuar ou eliminar harmnicos e diminuir a propagao de harmnicos causados pelo efeito
de ressonncia entre as impedncias da fonte e filtros passivos instalados no sistema eltrico
(CAMARGO, 2002).
Assim como o FAP, o FAS composto tambm por um inversor e um capacitor em
seu lado CC. O chaveamento do inversor que possibilita que seja corrigida a forma de onda
da tenso.
2.2.2.3 Filtro Ativo Universal
O filtro ativo universal (figura 2.5) composto pelas duas topologias de filtros ativos
anteriormente mencionadas, isto , composto por um FAS e um FAP. Essa topologia
normalmente denominada PLC (Power Line Condition). Ele agrega a caracterstica do FAS,
que corrige a forma de onda da tenso e do FAP, que corrige ondas de corrente. Assim, para
sistemas eltricos poludos, ele possibilita carga operar com um alto fator de potncia.

Fig. 2.5 Filtro Ativo Universal (LINDEKE, 2003).
33

2.2.2.4 Filtro Hbrido
Apesar dos filtros ativos serem, em alguns aspectos, melhores do que os passivos,
eles tambm apresentam desvantagens, as quais so superadas com o uso dos filtros hbridos.
Os filtros ativos e os passivos, ao serem combinados, apresentam melhores caractersticas do
que aquelas que apresentariam cada um separadamente. Eles se tornaram populares devido
reduo da potncia, do tamanho e do custo dos dispositivos semicondutores empregados na
parte ativa do conjunto (RIBEIRO, 2003).
Os filtros hbridos mais usados so os formados pela combinao do filtro ativo srie
e passivo paralelo (figura 2.6b). So utilizados para compensao em sistemas industriais de
mdia e alta potncia, porque os dispositivos semicondutores usados em parte do filtro ativo
srie podem ser de tamanho e custo reduzidos (aproximadamente de 5% a 20% do tamanho da
carga), onde a maior parte do filtro hbrido constituda pelo filtro passivo paralelo (filtros
LC) usado para eliminar harmnicos de baixa ordem. Estes filtros hbridos possuem a
capacidade de reduzir harmnicos de tenso e corrente (CAMARGO, 2002).

a)

b)
Fig. 2.6 Topologias de filtros hbridos: a)FAP associado com filtro passivo paralelo e b)
FAS associado com filtro passivo paralelo (CAMARGO, 2002).
34

2.3 ANLISE DAS ESTRUTURAS UTILIZADAS NO FILTRO ATIVO
SRIE
2.3.1 INVERSOR
Inversor o nome dado aos conversores de uma fonte de tenso ou corrente CC em
fonte CA (figura 2.7). Sua caracterstica , recebendo uma certa tenso CC, convert-la numa
tenso CA simtrica de amplitude e freqncia desejadas. Essa tenso e tambm a freqncia
de sada podem ser fixas ou variveis, tendo a tenso de sada um valor mdio nulo.

Fig. 2.7 Diagrama de blocos bsico do inversor.

As formas de onda da tenso na sada do inversor tm forma retangular e apresentam
grande quantidade de distoro harmnica devido ao chaveamento existente no inversor.
Segundo Rashid (1999), para baixas e mdias potncias, ainda so aceitveis ondas de forma
quadrada. Porm, para potncias mais elevadas, necessria uma onda senoidal com o
mnimo de distores e rudos. Com o avano dos semicondutores de alta velocidade e com a
aplicao de tcnicas de chaveamento, essas distores podem ser minimizadas.
Existem duas formas de se obter uma tenso CA varivel na sada do inversor. A
primeira seria alterando-se a amplitude da tenso CC de entrada. A segunda seria ajustando-se
o ganho do inversor. O mtodo a se utilizar ir depender das caractersticas do sistema.
O ganho do inversor dado pela relao entre a tenso CA de sada e a tenso CC de
entrada, o qual normalmente realizado atravs do controle de modulao de pulso (PWM),
que ocorre dentro do inversor.
35

2.3.1.1 Tipos de inversores
De acordo com Martins & Barbi (2005), existem quatro tipos de inversores, que
podem ser monofsicos ou trifsicos:
a) Conversor CC-CA de corrente (CSI): Este conversor tem como caracterstica
principal se comportar como uma fonte de corrente alternada para a carga. De
acordo com Martins & Barbi (2005), esse tipo de inversor recomendado para
o acionamento de mquinas CA trifsicas de alta potncia, pois havendo um
torque excessivo no eixo, a mquina naturalmente protegida contra
sobrecorrentes, alm da ponte com chaves semicondutoras permitir a frenagem
regenerativa
1
do sistema fonte-carga.
b) Conversor CC-CA regulado em corrente: Semelhante ao conversor CC-CA de
corrente, esse conversor tambm apresenta em sua sada a caracterstica de
fonte de corrente contnua. A diferena entre eles est na fonte de entrada, pois
nesse conversor ela apresenta a tenso contnua ao invs da corrente contnua.
So aplicados quando se faz necessrio controlar a corrente de sada.
c) Conversor CC-CA de fase controlada: dentre os quatro tipos de conversores,
esse o nico que no capaz de gerar uma fonte alternada independente. Na
verdade, esse inversor trabalha com o fluxo de energia reverso, sendo
denominado inversor no autnomo, sendo uma interface entre de
processamento de energia entre a fonte CC e a fonte CA existente.
d) Conversor CC-CA de tenso (VSI): podem ser definidos como sendo
conversores estticos destinados a controlar o fluxo de energia entre uma fonte
de tenso contnua e uma carga com caractersticas de fonte de corrente
alternada, monofsica ou trifsica, com controle dos nveis de tenso de sada
e/ou da sua freqncia, dependendo da aplicao.

De acordo com Ahmed (2000), o conversor CC-CA de tenso o mais utilizado,
caracterizando-se por apresentar na entrada uma fonte de tenso contnua e constante que
independe da corrente solicitada pela carga. Um capacitor de grande valor colocado em
paralelo com a entrada do inversor para garantir que o chaveamento no altere de modo

1
Frenagem regenerativa o processo pelo qual o fluxo de energia invertido da carga para a fonte durante um
processo de frenagem, sendo a energia devolvida para a fonte.
36

significativo tenso CC. A entrada pode ser obtida atravs de um banco de baterias, clulas
fotovoltaicas ou mesmo por um retificador alimentado por uma rede CA com filtros.
O VSI apresenta dois terminais em tenso CA onde se conecta a carga. Existem duas
topologias principais para este tipo de inversor: uma denominada ponte completa (figura 2.8a)
e a outra meia ponte (figura 2.8b), sendo que ambas as estruturas so largamente empregadas
em filtros ativos.

(a)

(b)
Fig. 2.8 Topologias bsicas do inversor ponte completa(a) e meia ponte(b).

A figura 2.8a apresenta a estrutura bsica de um inversor monofsico ponte
completa. Recomenda-se essa estrutura para altas potncias, pois a sada apresenta o mesmo
valor em grandeza da fonte de entrada, fazendo com que a corrente seja baixa tanto na carga
como em cada uma das chaves semicondutoras.
O grande inconveniente dessa estrutura est no elevado nmero de chaves estticas,
que dependendo da situao pode representar uma elevao nos custos do conversor.
37

2.3.1.2 O inversor meia ponte de tenso
Na topologia do conversor CC-CA monofsico de tenso meia ponte (figura 2.8b),
observa-se a necessidade de apenas duas chaves semicondutoras e dois diodos, tornando esse
esquema mais barato em relao ao anterior para certos tipos de aplicao. Porm, h a
necessidade de uma fonte de alimentao com ponto mdio. Uma das alternativas para se
conseguir o ponto mdio necessrio nessa configurao a utilizao de um divisor
capacitivo.
No caso do filtro ativo srie, essa topologia de inversor recomendada por
apresentar um nmero menor de chaves e tambm por possibilitar que seja disponibilizado
para a carga a mesma referncia da fonte de entrada. Em especial, para filtros de baixa
potncia, o meia ponte o mais recomendado.
O inversor meia ponte possui quatro etapas de funcionamento, mostradas na figura
2.9:

(a) (b)

(c) (d)
Fig. 2.9 Etapas de funcionamento do inversor meia ponte (URBANETZ, 2002, com
modificaes).

38

1 etapa (figura 2.9a): entre to e t
1
, a chave S
1
est conduzindo, enquanto a S
2

est bloqueada, entregando carga a energia da fonte CC. Os diodos esto
bloqueados.
2 etapa (figura 2.9b): a partir de t
1
at T/2, a chave S
1
aberta. Para uma
carga indutiva, existe a necessidade de se manter o sentido da corrente I
o
at
que se encerre a energia armazenada nela. Assim, a polaridade na carga
invertida para se manter o sentido da corrente, fazendo com que o diodo D
2

seja polarizado diretamente. A energia armazenada na carga indutiva
descarregada para o capacitor C
2
atravs desse diodo de maneira
exponencial decrescente.
3 etapa (figura 2.9c): o ciclo entre T/2 e t
2
inicia-se quando a corrente I
o

atinge seu valor nulo. A chave S
2
entra em conduo, transferindo
novamente energia da fonte CC para a carga, agora de forma exponencial
crescente. O sentido da corrente invertido, mas a polaridade continua a
mesma.
4 etapa (figura. 2.9d): nesta etapa, que compreende entre t
2
e T, a chave S
2

aberta e novamente a carga no pode ter o sentido da corrente alterado,
dando incio novamente ao processo de roda-livre, agora com o diodo D
1
em
conduo. A energia transferida da carga para o capacitor C
1
, fazendo com
que a corrente decresa exponencialmente. Anulada a corrente I
o
, o processo
retorna a 1 etapa.
As formas de onda em todas as etapas so exibidas na figura 2.10, para um processo
sem o emprego de nenhuma tcnica de modulao.

39

Fig. 2.10 Principais formas de onda para o inversor meia ponte
(BATSCHAUER,2002).
2.3.1.3 Equacionamento do inversor meia ponte
A corrente mxima em cada chave semicondutora (que ser a mesma da carga)
dada pela equao abaixo (MARTINS & BARBI, 2007):
2
2
1
1
.
2
T
T
oMAX
e
e
R
E
I
, (3)
40

sendo:
R
L
= , em que: (4)
E valor eficaz da tenso CC de entrada;
R valor da resistncia da carga;
L valor da indutncia da carga;
T perodo de um ciclo;
constante de tempo no circuito.

A tenso eficaz na carga obtida atravs de:
2 4
.
2
2
0
2
E
dt
E
T
V
T
oef
= =
(5)

A tenso instantnea na carga pode ser determinada por meio da srie de Fourier:
) (
. 2
) (
2
. 4
) (
... 5 , 3 , 1 .. 3 , 2 , 1
t n sen
n
E
t n sen
n
E
t v
n n
o

=
= = , (6)

o que equivale a:
..... ) 5 (
5
2
) 3 (
3
2
) (
2
) ( + + + = t sen
E
t sen
E
t sen
E
t v
o

, (7)

onde =2..f, sendo f a freqncia de sada do inversor.

Atravs da equao (7) obtm-se a componente fundamental (n=1) da tenso de
sada, isto :
) (
2
) (
1
t sen
E
t v
o

= , (8)

cujo valor eficaz ser:
E
E
v
ef o
. 45 , 0
2
2
1
= =
(9)

41

Para a corrente instantnea na carga, temos:

=
=
= =
... 5 , 3 , 1 ... 5 , 3 , 1
) (
. .
. 2
) (
. .
2
. 4
) (
n
n
n n
n
n
o
t n sen
Z n
E
t n sen
Z n
E
t i
, (10)
onde:
( )
2 2
. . L n R Z
n
+ = e (11)

=

R
L n
n
. .
tan
1

(12)

A expresso da corrente fundamental (n=1) expressa por:
) (
.
. 2
) (
1
1
1

= t sen
Z
E
t i
o
(13)
sendo,
( )
2 2
1
.L R Z + =
(14)

O valor eficaz da corrente dado por:
1 1
1
. 45 , 0
2 . .
. 2
Z
E
Z
E
I
ef o
= =
(15)

O valor total da corrente eficaz na carga ser:
.... ) ( ) ( ) ( ) (
2
5
2
3
2
,... 5 , 3 , 1
2
+ + + = =

=
ef o ef o oef
n
ef o oef
I I I I I
n
(16)

A potncia de sada fundamental (para n=1) ser:
2
1 1 1 1 1
. cos . .
ef o ef o ef o o
I R I V P = =
(17)

R
Z
E
R
Z
E
P
o
. 2 , 0 .
2 . .
. 2
2
1
2
1
1

(18)

42

A potncia total de sada ser:
) .( ) .( cos . .
2
,... 5 , 3 , 1
2
,... 5 , 3 , 1
1 oef
n
ef o
n
n ef o ef o o
I R I R I V P
n n n
= = =

=
(19)
2.3.1.4 O controle da tenso nos conversores CC-CA
Uma vez que as fontes de alimentao so, tipicamente, de valor constante, sejam
elas CA ou CC, caso seja preciso variar a tenso aplicada sobre uma carga, necessrio o
emprego e algum dispositivo que seja capaz de "dosar" a quantidade de energia transferida. Se
o controle deve ser feito sobre a tenso, o dispositivo deve ter uma posio em srie entre a
fonte e a carga. Pode-se ter um atuador linear, sobre o qual se tem uma queda de tenso
proporcional sua impedncia. Este tipo de controle da tenso tem como inconveniente a
perda de energia sobre a resistncia srie (POMILIO, 2006).
A outra forma atravs de cortes efetuados no circuito, denominado chaveamento.
Nesse mtodo, utilizam-se comumente chaves estticas configuradas de tal forma que
permitem o controle da tenso na carga. Elas atuam em altas freqncias, o que ocasiona
distores harmnicas de tenso na carga. Um esquema simples desses dois mtodos
demonstrado na figura 2.11.

Fig. 2.11 Reguladores de tenso srie (a) e chaveado (b), supondo uma tenso de
entrada CC (POMILIO, 2006).
43

Segundo Martins & Barbi (2005), o controle da tenso nos conversores CC-CA de
tenso so agrupados nos seguintes modos: controle da tenso na entrada do inversor;
controle da tenso na sada do inversor; controle da tenso dentro do inversor por
modulao ou por defasagem. Atualmente, o ltimo vem sendo mais utilizado pela sua
eficincia, e sua tcnica tem evoludo nos ltimos anos. De uma forma bem ampla, pode-se
dizer que o controle da tenso de sada atravs das tcnicas de modulao ou defasagem
efetuado por meio do ajuste do intervalo de conduo das chaves estticas controladas, em
relao ao perodo de comutao. Por essa razo utiliza-se genericamente o termo PWM
(Modulao por Largura de Pulso) para a maioria dos controles da tenso realizados dentro do
circuito do inversor.
2.3.2 A MODULAO PWM SENOIDAL APLICADA A INVERSORES
Esse tipo de modulao se baseia na comparao de uma onda de referncia senoidal
(onda moduladora) de baixa freqncia com uma onda triangular (onda portadora) de alta
freqncia. A interseo dessas duas formas de onda estabelece a durao dos sinais de
comando das chaves estticas controladas. Em cada semiperodo, a largura dos pulsos
mxima na parte central; a partir do centro a largura dos pulsos decresce para ambos os lados
segundo uma funo senoidal.
A freqncia da onda moduladora senoidal define a freqncia da componente
fundamental da tenso de sada, enquanto que a freqncia da onda portadora triangular
define a freqncia de comutao das chaves estticas. A tenso de sada, que aplicada a
carga, formada por uma sucesso de ondas retangulares de amplitude igual tenso de
alimentao CC de entrada (MARTINS & BARBI, 2005).
A figura 2.12 ilustra o princpio da modulao PWM senoidal de dois nveis. Nela,
tm-se duas ondas: a referencial senoidal e a onda portadora triangular. Quando o valor
instantneo da onda senoidal for maior que o da onda triangular, a tenso de sada ser +E, e
quando a onda senoidal for menor que a triangular, a tenso de sada ser de E. Como a
tenso instantnea pode atingir somente dois nveis de tenso, E ou +E, ela chamada de
modulao PWM senoidal a dois nveis.
44

Fig. 2.12 Princpio da modulao PWM(POMILIO, 2006, com modificaes).

As duas formas de onda so sincronizadas, de modo que a relao entre as
freqncias seja um nmero inteiro N (nmero de pulsos por semiperodo). Ento:
f
f
T
T
N
p
p
s
2 2
= =
, sendo: (20)
N = nmero de pulsos por semiperodo;
T
s
= perodo da onda portadora senoidal;
T
p
= semiperodo da onda portadora triangular;
f
p
= freqncia da onda portadora triangular;
f = freqncia da onda portadora senoidal.
Assim, aumentando-se a freqncia da onda portadora triangular (f
p
),
conseqentemente aumenta-se a freqncia de chaveamento (comutao). Isso permite
deslocar as componentes harmnicas para freqncias mais elevadas, facilitando sua
filtragem.
A relao entre V
1
e V
2
define o ndice de modulao M:
2
1
V
V
M = , sendo: (21)
V
1
= amplitude da onda moduladora senoidal;
V
2
= valor de pico da onda portadora triangular.
45

Em geral, V
1
varivel e V
2
mantido constante. Logo, teoricamente, o parmetro M
pode variar de zero a um. Se M 1, a amplitude e o valor eficaz da componente fundamental
da tenso de sada apresentam uma relao linear com o ndice de modulao.
E M V
MX
.
0
= (22)

2
0
0
MX
ef
V
V =
(23)
Portanto, a amplitude e, conseqentemente, o valor eficaz da componente
fundamental da tenso de sada so controlados atravs do parmetro M.
possvel ainda obter uma modulao a trs nveis (positivo, zero e negativo). Este
tipo de modulao apresenta um menor contedo harmnico. A produo de um sinal de trs
nveis ligeiramente mais complicada para ser gerado analogicamente (POMILIO, 2006).
Nesta modulao, segundo Martins & Barbi (2005), duas ondas moduladas senoidais
de mesma amplitude e freqncia, defasadas em 180 uma em relao outra, fazem
interseo com uma onda portadora triangular gerando os sinais de comando. Como existem
duas ondas moduladoras senoidais, cada senide ser responsvel pelo sinal gerado a cada par
de chaves. A tenso de sada resultante composta de um conjunto de pulsos retangulares que
seguem uma funo senoidal cujos valores se encontram entre os nveis: +E, zero e E. Por
esse motivo, esta tcnica de modulao conhecida como modulao PWM senoidal de trs
nveis. Um exemplo comparando os dois nveis de modulao apresentado na figura 2.13.

Fig. 2.13 Formas de onda de tenso e de corrente em modulao PWM de dois e de trs
nveis (POMILIO, 2006, com modificaes).
46

2.3.3 FILTRO LC DE SADA APLICADO AO INVERSOR MEIA PONTE
Como previamente visto, a modulao por largura de pulso (PWM), muito utilizada
como estratgia de chaveamento em inversores, caracteriza-se pelo chaveamento numa
freqncia elevada. Assim, no caso dos inversores, a forma de onda na sada dos mesmos
apresenta um grande contedo harmnico de alta freqncia, uma vez que para um perodo da
componente fundamental da onda de tenso so inseridas diversas formas de onda
retangulares de alta freqncia.
Pelo fato destes inversores apresentarem uma elevada distoro harmnica nas
tenses de sada devido s componentes harmnicas de alta freqncia introduzidas pela
modulao, de praxe a introduo de filtros LC passa-baixas entre o inversor e a carga. Para
os inversores que operam em freqncias de comutao na ordem de dezenas de kHz, estes
filtros so projetados para atender s especificaes de projeto da mxima TDH aceitvel nas
tenses de sada, levando em considerao a estratgia de modulao empregada (MICHELS
et al., 2005).
Para atenuar essas altas freqncias, faz-se necessrio utilizao de filtros na sada
dos inversores. Esses filtros utilizam dois componentes bsicos, os quais respondem a
variao de freqncia de um sinal de maneira oposta: o capacitor e o indutor.
Basicamente, o capacitor apresenta maior oposio passagem de baixas
freqncias, enquanto o indutor apresenta maior oposio s altas freqncias. Devido a essa
caracterstica, eles so denominados componentes reativos.
O procedimento de projeto de filtros LC de inversores de tenso para atender s
especificaes de TDH mxima admissvel nas tenses de sada, sem entrar no mrito com
relao interferncia eletromagntica conduzida de alta freqncia, constitudo de duas
etapas distintas. A primeira etapa consiste na determinao da freqncia natural do filtro.
[...]. A segunda etapa consiste na obteno da melhor relao entre as capacitncias e as
indutncias do filtro para a freqncia natural obtida na etapa anterior. Esta relao deve
atender s especificaes de projeto, tendo conhecimento dos tipos de carga a serem utilizadas
no inversor (MICHELS et al., 2005).
47

2.3.3.1 Topologias de filtros para inversores de tenso
As principais topologias de filtros utilizadas na sada dos inversores esto apresentadas
na figura 2.14.

Fig. 2.14 Topologias de filtros de sada (MARTINS & BARBI, 2005).

Dentre essas topologias, a mais simples e nem por isso menos eficiente a do filtro
LC passa-baixas apresentado na figura 2.14, item (e). De acordo com Martins & Barbi
(2005), esse filtro particularmente eficiente em aplicaes que se deseja reduzir
componentes harmnicas de freqncia elevada (no caso do PWM senoidal, gerador de
harmnicos de alta freqncia), alm de ter baixo custo de construo.
2.3.3.2 O filtro LC passa-baixas
Como j mencionado, utiliza-se o filtro LC passa-baixas para reduzir componentes
harmnicas de alta freqncia na onda de tenso alternada na sada do inversor, reduzindo o
48

valor do contedo harmnico nela embutido. Na figura 2.15, tem-se uma comparao entre a
onda de tenso na sada de um inversor com e sem o filtro.

Fig. 2.15 Exemplo de formas de ondas obtidas para um inversor monofsico em ponte
completa com filtro LC.(a) Tenso gerada pelo inversor; (b) Tenso na sada do filtro;
(c) Espectro da tenso na sada do filtro (MICHELS et al., 2005).
49

A freqncia mxima que o filtro passa-baixas deixa passar sem atenuao
denominada freqncia central, freqncia de ressonncia ou freqncia de corte (figura
2.16). A partir dessa freqncia, o ganho do circuito cai, obtendo-se assim uma atenuao
mais ou menos acentuada do sinal. O valor dessa atenuao vai depender da configurao ou
ordem do filtro.

Fig. 2.16 Freqncia de corte(f
o
) e exemplo de atenuaes mais suaves e mais
acentuadas.

A relao entre a tenso de sada e a de entrada desse filtro dada por:
0
2
1
1
Z
L
j C L
V
V
f
f f
in
out
+
= (24)

Um procedimento simples para projeto do filtro considerar a condio de carga
nula, ou seja,
0
Z . Desse modo, a freqncia de corte do filtro ser
f f
C L f 2 / 1
0
= .
[...] Qualquer componente com freqncia muito prxima da freqncia de ressonncia f
o
ser
amplificada. (MARTINS & BARBI, 2005).
Por definio, tem-se que a freqncia angular natural de oscilao (
o
) do filtro LC
dada por:
f f
C L
1
0
= (25)

e ao fator de amortecimento () :
f
f
C
L
R
0
2
1
= (26)
50

Aplicando (25) e (26) em (24), obtm-se a funo de transferncia normalizada para
o filtro LC passa-baixas:
1 2
1
) (
0 0
2
0
+ +
=
j
j
V
V
in
(27)

Ainda segundo Martins & Barbi (2005), o diagrama de Bode (figura 2.17) da funo
de transferncia definido pela expresso (28) e, observar-se no diagrama, para valores de
baixa freqncia, a funo de transferncia tende unidade. medida que a freqncia
aumenta, a taxa de atenuao tambm aumenta. Para
0
=1, a funo de transferncia

apresenta amplitudes elevadas medida que o fator de amortecimento diminui.
in
V
V
j H
0
log 20 ) ( = [dB] (28)

Fig. 2.17 Diagrama de Bode da funo de transferncia do filtro LC para carga
resistiva.

51

Assim, a freqncia de corte deve ser definida abaixo da menor freqncia que se
deseja atenuar, e o fator de amortecimento de modo a evitar oscilaes elevadas na freqncia
de corte.
2.3.4 CRITRIOS PARA A DEFINIO DA METODOLOGIA DE PROJETO DO
FILTRO DE SADA
Em geral o projeto do filtro de sada realizado considerando carga resistiva pura e
observando-se certos critrios, tais como (MARTINS & BARBI, 2005):

O fator de amortecimento deve ser maior que 0,707 para evitar amplificao
dos harmnicos de baixa freqncia, mais precisamente na freqncia de
corte;
A freqncia de corte f
o
deve estar posicionada uma dcada abaixo da
freqncia de chaveamento mnima, a fim de atenuar e/ou eliminar os
harmnicos de amplitude elevada, que se encontram na freqncia de
chaveamento e, ser pelo menos trinta vezes maior que a freqncia da
componente fundamental da tenso alternada de sada, para que o
deslocamento de fase seja praticamente nulo;
A influncia do capacitor de filtragem sobre a componente fundamental da
corrente na entrada do filtro. Deseja-se que a componente fundamental da
corrente na entrada do filtro I
in1
seja esteja prxima da componente
fundamental da corrente na carga I
o1
;
A influncia do indutor de filtragem sobre a regulao de tenso. Deseja-se
que a componente fundamental da tenso na entrada esteja prxima da
fundamental da tenso na entrada do filtro.

52

2.3.4.1 Formulao para o capacitor e o indutor de filtragem
O capacitor de filtragem definido pela frmula:
0 0
. . . 4
1
R f
C
f

= , (29)

onde R
o
o resistor equivalente da carga, definido por:
cos
0
2
01
0 0
P
V
Z R
ef
= = (30)

J o indutor de filtragem definido por:
( )
f
f
C f
L
. . . 2
1
2
0
= (31)
2.4 MTODOS DE CONTROLE
Os sistemas de eletrnica de potncia ao serem controlados requerem o
desenvolvimento de variadas funes, tais como: filtragem de sinais, gerao de sinais de
disparo, medies, protees, etc. (RIBEIRO, 2003). Nas ltimas dcadas, com o
desenvolvimento dos microprocessadores, cada vez mais se tem o uso do controle digital
nessas plantas, que traz vantagens como flexibilidade e no variao dos parmetros de
controle devido ao envelhecimento dos componentes e devido temperatura a que eles esto
expostos.
Utilizar-se-, para o controle do inversor meia ponte aplicado no filtro ativo srie, a
tcnica PWM, na qual h a variao da razo cclica a freqncia constante. O mtodo de
controle a ser utilizado o controle digital da tenso por valores mdios instantneos, atravs
de um processador digital de sinais (DSP).
Nos tpicos seguintes ser feita a descrio de compensadores de sistemas de
controle, alm de uma abordagem geral sobre controle digital e sobre o DSP a ser utilizado no
projeto e uma descrio da tcnica que ser utilizada no controle do filtro ativo srie.
53

2.4.1 COMPENSADORES BSICOS
Um compensador, segundo Ogata (2000), compara o valor real da grandeza de sada
do processo com a grandeza de referncia (valor desejado), determina o desvio e produz um
sinal de controle que reduzir o erro. A maneira pela qual o controlador produz um sinal de
controle chamada ao de controle. Os principais tipos de controladores so do tipo:
Proporcional Integral (PI), Proporcional Derivativo (PD) e Proporcional Integral Derivativo
(PID).
2.4.1.1 Compensador Proporcional Integral (PI)
Considere um sistema cuja sada encontra-se no domnio do tempo. Para um
compensador proporcional integral sua equao, segundo Ogata (2000), fica:
+ =
t
i
p
p
dt t e
T
K
t e K t u
0
) ( ) ( ) (

(32)

Sua funo de transferncia :
)
.
1
1 (
) (
) (
S T
K
s E
s U
i
p
+ = (33)

sendo
p
K o ganho proporcional e
s
K
i
o ganho integral.
Segundo Ogata (2000),
i
T chamado tempo integral. Tanto
p
K

quanto
i
T

so
ajustveis. O tempo integral ajusta a ao do controle integral, enquanto a mudana no valor
de
p
K afeta tanto ao ajuste proporcional como o integral. A taxa de restabelecimento o
nmero de vezes por minuto que a parte proporcional da ao de controle duplicada. Esta
medida em termos de repeties por minuto. Se um sinal de erro ) (t e for uma entrada em
degrau unitrio (figura 2.18a), esse resultar em um sinal de sada do controlador ) (t u como
mostrado na figura 2.18b.
54

Fig. 2.18 (a) Degrau unitrio; (b) Sinal de sada do controlador (OGATA, 2000).

Esse controlador elimina o erro de estado estacionrio para uma entrada em degrau,
mostrada na figura 2.18 (OGATA, 2000). Pode-se afirmar que colocando um plo na origem
(integrador) o erro para a entrada em degrau ser nulo e o zero do compensador deve ser
posicionado de forma a no prejudicar a resposta transitria.
2.4.1.2 Proporcional Derivativo (PD)
A ao de controle de um controlador proporcional derivativo definida pela
seguinte equao (OGATA, 2000):
dt
t de
T K t e K t u
d p p
) (
. ) ( ) ( + = (34)

Sua funo de transferncia :
) . 1 (
) (
) (
s T K
s E
s U
d p
+ = (35)

sendo
p
K o ganho proporcional e
d
T o tempo derivativo.
Segundo Ogata (2000), o controle derivativo tambm denominado controle de taxa,
pois onde a magnitude da sada do controlador proporcional taxa de variao do sinal de
erro atuante. A figura 2.19b mostra a sada do controlador, ) (t u , para um sinal de erro atuante
55

do tipo rampa (figura 2.19a). O tempo derivativo
d
T o intervalo pelo qual a derivada avana
o efeito da ao do proporcional conforme a figura 2.19b.

Fig. 2.19 Rampa unitria de entrada(a) e sinal de sada do controlador (b). (OGATA,
2000).

Pode-se afirmar que o compensador PD pode melhorar a resposta transitria,
tornando-a mais rpida e reduzindo as oscilaes. O compensador PD tem como desvantagem
a caracterstica de poder amplificar rudos de alta freqncia por ser basicamente um filtro
passa-altas. O compensador avano de fase apresenta um ganho em alta freqncia limitado,
apresentando, portanto, menos problemas com relao ao rudo.
2.4.1.3 Proporcional Integral Derivativo (PID)
Este compensador resultado da unio dos outros dois j vistos anteriormente, e
como resultado pode-se esperar uma correo tanto do regime transitrio como do regime
permanente.
A funo transferncia do compensador PID dada por:
( )
( )
s K
s
K
K
s E
s U
d
i
p
. + + = (36)

56

Seja uma entrada rampa similar ao da figura 2.20a, tem-se sua sada, ) (t u , mostrada
na figura 2.20b.

Fig. 2.20 Rampa unitria de entrada(a) e sinal de sada do controlador (b). (OGATA,
2000).

A vantagem deste compensador a obteno de melhora na resposta transitria e
erro de estado estacionrio nulo. Em freqncias baixas, o compensador integra o sinal,
levando a um alto ganho e regulao exata de componentes de baixa freqncia na tenso de
sada. Em freqncias altas, perto da freqncia de cruzamento, o compensador introduz
avano de fase no sistema, melhorando a margem de fase. Tal compensador equivale tambm
ao compensador por avano e atraso de fase (ERICKSON & MAKSIMOVIC, 2004).
2.4.2 CONTROLE DIGITAL
Nas ltimas dcadas, o progresso na rea de semicondutores e o desenvolvimento de
microprocessadores tm estimulado o uso do controle digital nas mais diversas reas,
inclusive na eletrnica de potncia. Em geral, no controle digital, substitui-se o controlador
analgico por um controlador digital microprocessado. Dessa forma, o controle em si
implementado em um programa computacional.
Sistemas de tempo discreto, ou sistemas a dados amostrados, so sistemas dinmicos
em que uma ou mais variveis podem mudar apenas em instantes discretos de tempo. Estes
instantes especificam o momento em que feita alguma medida fsica ou momento em que
57

lida a memria de um computar digital, por exemplo. O intervalo de tempo entre dois
instantes discretos considerado suficientemente pequeno para que no altere
significativamente o sinal amostrado.
O controle digital est ficando cada vez mais comum devido a sua versatilidade
frente aos controladores analgicos e tambm, em grande parte, a popularizao dos
microcontroladores. Podem-se citar algumas vantagens do controle digital em relao ao
controle analgico:

Sistemas flexveis a novas adaptaes: mudanas podem ser feitas atravs de
modificaes no programa, sem alteraes de hardware;
Menor nmero de componentes: um nico microprocessador pode substituir
vrios componentes responsveis pelo controle analgico, tornando o
circuito mais leve e compacto;
No h erros devido variao nos componentes;
Maior facilidade para a implementao de leis de controle mais complexas.

A desvantagem do controle digital, segundo Nise (2002), a maior dificuldade da
anlise matemtica e do projeto da amostragem do sinal, que pode comprometer a qualidade
do processo. O controle digital mais complexo, na maioria das vezes, quando comparado ao
controle contnuo.
Para se aplicar o controle digital num sistema, necessrio efetuar a converso dos
sinais conforme a sua aplicao. Assim, para que o processador interprete um sinal contnuo,
necessrio que esse sinal seja convertido num sinal discreto (Converso A/D).
2.4.2.1 Converso Analgico-Digital (A/D)
Na figura 2.21 tem-se um diagrama em blocos de um sistema de controle discreto. A
interface de entrada do processador digital o conversor analgico-digital (o conversor A/D).
58

Fig. 2.21 Diagrama em blocos de um sistema de controle discreto (RIBEIRO, 2003).

O conversor A/D o responsvel por converter um sinal contnuo no tempo em uma
forma que possa ser usada pelo processador no controle da planta. Esse processo realizado
colhendo-se amostras do sinal contnuo em intervalos constantes de tempo T
a
entre as
amostras. O sinal obtido chamado de sinal amostrado (LINDEKE, 2003). Na figura 2.22
tem-se um exemplo de sinal amostrado.

Fig. 2.22 Sinal contnuo i(t) e sinal amostrado i
n
(LINDEKE, 2003).

Um fator que se deve levar em considerao a freqncia de amostragem, dada pela
equao 37. Pode-se perceber pela figura 2.22 que, quanto maior a freqncia de amostragem,
melhor a representao do sinal amostrado dentro do sistema digital (LINDEKE, 2003).
a
a
T
f
1
= (37)
59

Para se evitar que a amostragem cause danos no sinal, determina-se que a freqncia
mnima de amostragem, chamada de taxa de amostragem ou freqncia de Nyquist, deve ser
pelo menos duas vezes a banda passante do sinal, ou ocorrer distoro. Em outras palavras, a
freqncia de amostragem deve ser pelo menos o dobro da maior freqncia do sinal
contnuo.
Segundo Lindeke (2003) e Ribeiro (2003), se um sinal de maior freqncia que o
sinal amostrado for captado pelo A/D do processador, pode ocorrer o fenmeno chamado de
frequency aliasing. Esse sinal pode ser entendido pelo processador como se fosse o sinal de
menor freqncia (sinal que se pretende amostrar) fazendo com que o sinal contnuo perca sua
caracterstica intrnseca. Por esse motivo usa-se um filtro passa-baixas, chamado de filtro
antialiasing, que impede a passagem de freqncias acima das freqncias do sinal
amostrado.
Um exemplo do efeito aliasing mostrado na figura 2.23. Freqncias acima da
freqncia de amostragem so adquiridas pelo conversor A/D, fazendo com que o sinal de alta
freqncia
b
i seja entendido e tratado pelo processador como se fosse o sinal de menor
freqncia
a
i (LINDEKE, 2003).

Fig. 2.23 Efeito de aliasing que ocorre na amostragem (LINDEKE, 2003).

Os conversores A/D geralmente apresentam um dispositivo na entrada analgica
chamado extrapolador de ordem zero (ZOH, do ingls zero order hold), cuja funo de
manter o ltimo valor de tenso amostrado constante, reconstruindo o sinal logo aps o
amostrador.
60

Por meio do uso do dispositivo ZOH, conforme a figura 2.24, o sinal analgico
amostrado em intervalos peridicos mantido constante durante o tempo de amostragem, o
que produz uma aproximao do sinal analgico em forma de degraus (NISE, 2000).

Fig. 2.24 (a) Sinal amostrado no formato trem de pulsos; (b) Sinais de entrada e sada
o amostrador e do extrapolador de ordem zero (ZOH) (RIBEIRO, 2003).

A funo de transferncia do extrapolador de ordem zero (ZOH) definida por:
s
e
ZOH
Ts
=
1
(38)

importante perceber que o retentor de ordem zero diminui a fase do sistema nas
freqncias at duas dcadas abaixo da freqncia de amostragem e, portanto, ele deve ser
levado em conta no projeto do controlador digital (LINDEKE, 2003).
2.4.3 ESTRATGIA DE CONTROLE DO FAS
Para o controle digital do FAS ser utilizado um DSP, que ser mais detalhado em
seguida. A estratgia de controle adotada ser a por valores mdios instantneos, na qual a
freqncia de comutao constante.
61

2.4.3.1 Valores mdios instantneos
Segundo Ribeiro (2003), a figura 2.25 mostra uma estratgia de controle para o filtro
ativo srie por valores mdios instantneos. Nessa estratgia, amostra-se a tenso senoidal de
entrada (
S
V ), e essa comparada a um sinal senoidal, proporcional e em fase, gerado a partir
de uma tabela de valores armazenada no DSP, extraindo-se apenas V
sh
, que representa apenas
os harmnicos da tenso de entrada.
No barramento CC do inversor, necessita-se manter constante um valor mdio de
tenso
dc
V , que amostrado e comparado com uma tenso de referncia CC ( dc V
*
). O sinal
resultante controlado por ) (s R
vc
e sua sada multiplicada com o sinal da tabela
armazenada no DSP, que representa a componente fundamental da tenso de entrada,
resultando em um sinal senoidal responsvel pela compensao das perdas no capacitor C
d
.
Este sinal ser adicionado ao sinal V
sh
, que contem a amostra do contedo harmnico
da fonte. Esta operao produz o sinal de referncia para o filtro ativo (
r
V ) a ser comparado
com aquele amostrado no capacitor C
a
(
ca
V ), o sinal de erro resultante fornecido ao
compensador ) (s R
v
. E finalmente o sinal gerado por ) (s R
v
ser usado para produzir os sinais
de comando para o inversor (RIBEIRO, 2003).
62

Fig. 2.25 Diagrama em blocos do sistema de controle digital do filtro ativo srie
(Ribeiro, 2003, com modificaes).

Uma tcnica utilizada para a correo do contedo harmnico o controle por feed-
forward ou alimentao avante, que o que ocorre na compensao das perdas do capacitor
no modelo apresentado por Ribeiro (2003).
Sempre que uma perturbao importante sobre o processo controlado acessvel e
mensurvel, recomenda-se uma tcnica muito eficiente de controle conhecida por feed-
forward ou alimentao avante (CASTRUCCI & SALES, 1990).
Esta tcnica consiste, conforme Castrucci e Sales (1990), em medir a perturbao e,
atravs de um compensador, cancelar seu efeito sobre a varivel controlada. Sua vantagem a
rapidez da ao de se compensar a perturbao diretamente e no pelos seus efeitos
posteriores, retardados pela dinmica da planta.
63

2.5 PROCESSADOR DIGITAL DE SINAIS (DSP)
A partir da metade do sculo XX, com o surgimento dos semicondutores e,
conseqentemente, dos circuitos internos programveis, houve um grande progresso na rea
de eletrnica digital e tudo que depende e diz respeito a ela.
O uso de microcontroladores cresceu significativamente desde o surgimento de seus
primeiros dispositivos, lanados no final da dcada de 60. Com a evoluo da tecnologia
digital, foram desenvolvidos os DSPs (do ingls Digital Signal Processors), focados em
aplicaes de processamento digital de sinais e apresentando um aumento do poder de
processamento.
Atualmente, h diversos modelos comercias de processadores digitais de sinais que
cobrem praticamente todos os tipos de solues que requeiram esse tipo de processamento,
isto , desde um simples controlador focado em eliminar rudos provenientes da leitura de um
sensor acoplado a uma mquina industrial ou um DSP exclusivo para modems, at os mais
complexos DSPs usados em satlites, sistemas complexos de navegao, etc. (RODRIGUES
& SOUZA Jr., 2005).
Os DSPs so projetados levando em considerao as operaes mais comuns no
processamento digital de sinais, como a adio, a multiplicao e a transferncia de memria.
Essas operaes so usadas, freqentemente, nos algoritmos de processamento de sinais e de
controle, como nos filtros digitais, na transformada rpida de Fourier e nos controladores PID
(RIBEIRO, 2003). Dessa forma, existem instrues de repetio que tornam possvel a
execuo de instrues complexas usando apenas um nico ciclo de clock. Uma dessas
instrues instruo MAC (do ingls Multiply-Accumulate), que realiza operaes de
multiplicao e acumulao em um ciclo de clock, o que permite o processamento matemtico
de algoritmos em alta velocidade.
Os DSPs, em geral, apresentam arquitetura Harvard, isto , apresentam um
barramento exclusivo para dados e um outro exclusivo para instrues (programa) para as
transferncias entre memria e ncleo. Alm disso, os barramentos podem transferir
informaes simultaneamente, aumentando consideravelmente o desempenho do controlador
(RODRIGUES & SOUZA Jr., 2005).
Para a implementao do controle digital do projeto foi escolhido um DSP da
Freescale Semiconductor, o 56F8013. Este DSP foi escolhido por ter o nvel de
64

processamento desejado e por apresentar o conjunto de perifricos necessrio para a
implementao do controle digital, alm da Freescale disponibilizar um compilador que
apresenta suporte para linguagem C.
2.5.1 CARACTERSTICAS DO DSP 56F8013
O 56F8013 um membro da famlia de controladores digitais de sinais (DSCs) de 16
bits com ncleo 56800E. Ele combina, em um nico chip, o poder de processamento de um
DSP e a funcionalidade de um microcontrolador, com a flexibilidade de um grupo de
perifricos que trazem o melhor custo benefcio como soluo. Por causa de seu custo baixo,
flexibilidade de configurao e programao compacta, o 56F8013 usado em muitas
aplicaes. (FREESCALE, 2006c).
O grande nmero de registradores internos, versteis modos de endereamento,
unidade para manipulao de bits, entre outras, deixam as tarefas de controle tradicionais
serem executadas com facilidade, sem a complexidade e limitaes que so normalmente
associadas aos dispositivos DSP (RODRIGUES & SOUZA Jr., 2005).
O ncleo do 56F8013, o 56800E, composto por vrias unidades funcionais e
independentes entre si. As unidades Data ALU Data Arithmetic Logic Unit (Unidade Lgica
Aritmtica), Program Controller (Controlador de Programa), AGU Address Generation
Unit (Unidade Geradora de Endereos) contm seus prprios registradores e controle lgico,
permitindo que operem independentemente. H tambm uma unidade de manipulao de bits
(bit-manipulation) independente, que permite operaes de manipulao de bits bastante
eficientes. Cada unidade funcional comunica-se com as outras unidades, com a memria
(programa e dados) e com os perifricos por meio dos barramentos internos (dados e
endereos). A figura 2.26 apresenta a arquitetura do ncleo 56800/E (RODRIGUES&
SOUZA Jr.).
Algumas das principais caractersticas do ncleo 56800E so (FREESCALE, 2006b):

Processador de 16 bits com arquitetura Harvard;
Buffer circular;
Interrupes por software com vrios nveis de prioridade e programveis;
Tipos de dados de 8, 16 e 32 bits;
65

Operaes lgicas e de deslocamento em 32 bits;
Instruo MAC com at dois movimentos de dados em paralelo em um nico
ciclo de mquina;
Suporte para linguagem C com bom desempenho.

Fig. 2.26 Diagrama de blocos do ncleo 56800E (FREESCALE,2006a).

As principais caractersticas do 56F8013, adicionais ao ncleo 56800E, incluindo
seus perifricos, so (FREESCALE, 2006c):

Baixo consumo de energia 65 mA (mximo) e 0,026 mA (mnimo);
Clock mximo para operao do ncleo igual a 32 MHz (32 MIPS);
Memria de programa de 16 kB (Memria Flash);
Memria unificada de dados/instrues de 4 kB (Memria RAM);
Clock interno programvel: 32, 16, 8, 4, 2, ou 1 Mhz;
66

Um mdulo PWM com seis canais e quatro entradas programveis de erro;
Uma interface perifrica serial sncrona;
Uma interface de comunicao serial assncrona;
Quatro temporizadores (timers) de 16 bits;
Seis canais de entrada para o ADC (Analog-to-Digital Converter) de 12 bits
com clock mximo de 5,33 MHz;
At vinte e seis portas que podem ser programas como entrada ou sada;
Reguladores de tenso internos (3,3 V / 2,5 V);
COP (Computer Operating Properly) co de guarda (watchdog).
PWM (Pulse With Modulation) e TMR (timers) que podem operar em at
trs vezes o clock de operao.

Na figura 2.27, tem-se uma viso geral do 56F8013:

Fig. 2.27 Diagrama de blocos do 56F8013 (FREESCALE,2006c).
67

Na implementao do filtro ativo, em princpio, sero utilizadas duas sadas do
mdulo PWM, que iro comandar as chaves do inversor meia ponte, baseadas no clculo do
algoritmo de controle. O algoritmo de controle tomar as decises baseado nas amostras das
entradas do conversor analgico-digital. Tambm ser utilizada uma entrada programada de
erro, que ser responsvel por entregar o sinal de erro ao processador, caso o driver do
inversor assim sinalize.
Alm dos perifricos, sero utilizados pinos do DSP como entrada e sada, para
sinalizar certas situaes do prottipo do filtro.
Na figura 2.28, tem-se a disposio dos pinos e o encapsulamento do DSP 56F8013:

Fig. 2.28 Pinagem do 56F8013 (FREESCALE, 2006c).

68

Para a programao do 56F8013, a Freescale disponibiliza um avanado e
integrado ambiente de desenvolvimento (programao, simulao, depurao e gravao) de
novos projetos denominado CodeWarrior (RODRIGUES & SOUZA, 2005).
Nesse ambiente, possvel programar em Assembly, utilizando o conjunto de
instrues do 56F8013, ou em C, j que o compilador apresenta suporte para isso.
2.6 SIMULAO
Para o melhor entendimento do funcionamento do filtro ativo srie proposto neste
trabalho foi realizada uma simulao do circuito operando em malha fechada com controle
analgico, utilizando o software ORCAD.
O diagrama do filtro ativo srie simulado mostrado na figura 2.29:

Fig. 2.29 Diagrama do circuito simulado do FAS.

69

O filtro est conectado em srie com a fonte e uma carga no linear. Trata-se, esta
ltima, de um retificador monofsico em ponte completa com filtro capacitivo alimentando
um resistor. O valor do capacitor de filtro de 100 F e do resistor de 70 .
Para a simulao foi considerada a tenso de alimentao constituda de duas fontes:
uma com a componente fundamental de 60 Hz e a outra com uma componente de 3 ordem.
Tambm foram consideradas as seguintes caractersticas:

Valor eficaz da tenso fundamental de entrada: 127 V;
Valor eficaz da componente harmnica de 3 ordem: 21,92 V;
Freqncia de chaveamento: 48 kHz;
Carga no linear na sada.

Os resultados e as formas de onda de maior importncia so apresentados nesta
seo, onde se pode observar o bom funcionamento do circuito.
2.6.1 PRINCIPAIS FORMAS DE ONDA
A tenso de entrada distorcida V
s
apresentada na figura 2.30. Pode-se perceber a
distoro na onda da tenso de entrada devido presena do terceiro harmnico.

70

s
distorcida pelo terceiro harmnico.

Na figura 2.31, apresentada a anlise de Fourier da tenso de entrada. Nela pode-se
visualizar a presena da componente fundamental de 60 Hz e, com uma amplitude menor, a
componente do terceiro harmnico, de 180 Hz.

Fig. 2.31 Anlise de Fourier da tenso de entrada.
71

A tenso V
o
disponibilizada para a carga mostrada na figura 2.32.

Fig. 2.32 Tenso de sada V
o
.

Na figura 2.33 tem-se a anlise de Fourier da tenso de sada. Pode-se observar que a
componente de 3 ordem foi eliminada e a carga recebe apenas a componente fundamental de
60 Hz.

72

Fig. 2.33 Anlise de Fourier da tenso de sada V
o
.

Pode-se observar na figura 2.34 que o capacitor C
3
apresenta o contedo harmnico da
tenso de entrada em oposio de fase. Dessa forma, ao se somar tenso de entrada, anulam-
se as componentes harmnicas da mesma.

s
, tenso de sada V
o
e tenso no capacitor C
3
.
73

2.7 CONCLUSO
Neste captulo foi realizado um estudo sobre harmnicos e suas conseqncias na
qualidade de energia. Tambm foram apresentados os tipos de filtro mais utilizados para
corrigir esses harmnicos, apresentando, principalmente, as vantagens da filtragem ativa e as
topologias bsicas desses filtros.
A topologia mais adequada para correo das distores harmnicas de tenso a do
filtro ativo srie. Mostrou-se como esse filtro atua e definiram-se quais seriam as estruturas
nele utilizadas. Definiu-se, tambm, que o inversor utilizado seria o meia ponte com filtro LC
pelas vantagens que ele proporciona nessa aplicao.
Para que o inversor possa ser utilizado de maneira coerente, necessria uma malha
de controle com realimentao para monitorar a onda de tenso que se entrega carga. O
mtodo de controle que ser utilizado para controlar a forma da onda de tenso na carga
denominado controle por valores mdios de tenso.
J a implementao do controle ser feita digitalmente, sendo sugerido o DSP como
soluo para o controle do filtro ativo srie, uma vez que o mesmo apresenta alta taxa de
amostragem e grande poder de processamento matemtico.
Enfim, simulou-se, com ajuda de um programa computacional simulador de
circuitos, o filtro ativo srie. As expectativas sobre o comportamento do filtro foram
atendidas, sendo que agora se parte para implementao fsica do filtro ativo srie.

74

3 PROJETO DO FILTRO ATIVO SRIE

3.1 INTRODUO
Aps estudo e embasamento terico visto nos captulos anteriores, este captulo
apresenta a implementao do projeto. A primeira etapa do projeto do filtro ativo srie elucida
o incio do desenvolvimento de um circuito esquemtico, com descries de cada parte
constituinte e com os clculos dos componentes utilizados. Na segunda etapa, so
apresentadas as caractersticas do mtodo de controle utilizado. Na terceira etapa, montada a
placa com a parte de potncia do filtro e so testadas algumas funes. Na quarta etapa, a
lgica de programao do DSP apresentada.
3.2 DESCRIO DO CIRCUITO
Para o circuito elaborado, foi considerado o diagrama de blocos apresentado na
figura 3.1.

Fig. 3.1 Diagrama de blocos do filtro ativo srie a ser implementado.

75

A partir de uma entrada CA 127 V (rede eltrica), fez-se necessria sua converso
para CC, atravs do circuito retificador, para alimentao do circuito inversor meia ponte. As
chaves semicondutoras do inversor, por sua vez, so acionadas atravs de um driver
controlado pelo DSP. Verifica-se a necessidade da adequao da tenso de entrada (127 V),
para as tenses utilizadas pelos elementos ativos do circuito: o driver, atravs de uma fonte
CC de 12 V, e o circuito do DSP que trabalha com tenses de 3,3 V
cc
.
Estando todos os componentes alimentados, a tenso de sada, ou seja, a tenso na
carga amostrada para o DSP, assim como a tenso de entrada, sendo que a partir delas e da
lgica implementada no DSP, as chaves semicondutoras so controladas para que a carga
receba a forma de onda de tenso mais senoidal possvel.
A seguir detalhado, com mais profundidade, cada um desses elementos acima
citados.
3.2.1 RETIFICADOR MONOFSICO OPERANDO COMO DOBRADOR DE
TENSO
O retificador monofsico operando como dobrador de tenso, representado na figura
3.2, o responsvel por retificar a rede CA e carregar os capacitores que serviro como fonte
de energia para o inversor meia ponte.
A principal caracterstica desse retificador a necessidade de apenas dois diodos
retificadores que, conforme o ciclo da onda senoidal de entrada (ciclo positivo ou ciclo
negativo), iro carregar um dos dois capacitores. Assim, quando a entrada estiver no ciclo
positivo da senide de entrada, o diodo D
1
estar conduzindo, carregando o capacitor C
1
,
enquanto o diodo D
2
estar bloqueado. J no ciclo negativo, o processo ser o contrrio: o
diodo D
2
estar conduzindo e permitindo que o capacitor C
2
seja carregado, enquanto o diodo
D
1
estar bloqueado, no permitindo que a energia da entrada seja repassada para o capacitor
C
1
.
Nota-se que cada capacitor carregado diretamente pela rede. Dessa forma, cada um
deles apresentar a tenso de pico da rede. Por esse motivo ele denominado dobrador de
tenso, pois a tenso resultante sobre os dois capacitores ser o dobro da tenso de pico da
entrada. Isso faz com que este circuito seja ideal para a alimentao dos capacitores do brao
do inversor meia ponte.
76

A referncia do circuito encontra-se entre os dois capacitores; logo, tem-se um
barramento positivo e um barramento negativo. A escolha da referncia deu-se principalmente
devido conseqente facilidade na coleta das amostras necessrias para o controle digital, que
sero enviadas ao DSP.

Fig. 3.2 Circuito retificador monofsico operando como dobrador de tenso.

3.2.2 FONTE CC 12 V E REGULADOR 3,3 V
A fonte CC 12 V necessria para alimentar o driver que ir acionar as chaves do
inversor meia ponte e para a alimentao do DSP. Utilizou-se uma fonte de alimentao
auxiliar, denominada fonte TNY, cujo esquema mostrado na figura 3.3.

77

Fig. 3.3 Diagrama esquemtico da fonte auxiliar 12 V (KSTER, 2006).

A fonte auxiliar um flyback que utiliza um circuito integrado dedicado, o TNY268,
que, em um nico dispositivo, integra o MOSFET e a parte responsvel pelo controle do
chaveamento do mesmo.
O DSP escolhido na implementao do prottipo necessita de uma fonte de
alimentao em 3,3 V
cc
. Dessa forma, utilizado o regulador de tenso LD1086V33, que
disponibiliza 3,3 V
cc
a partir de uma fonte de 12 V
cc
. A figura 3.4 apresenta o esquema da
fonte de alimentao.

Fig. 3.4 Esquema da fonte de alimentao TNY de 12 V
cc
e do regulador de tenso de
3,3 V
cc
.
78

3.2.3 O DSP E A AQUISIO DE SINAIS
A partir da topologia do filtro e da funcionalidade dos pinos do DSP, foi efetuada a
distribuio da pinagem conforme figura 3.5. Foram previstos filtros nas entradas dos
conversores A/D do DSP e diodos de proteo, caso o sinal se eleve nessas entradas acima de
um nvel seguro para o processador. Tambm foi prevista a conexo dos pinos necessrios a
um conector especfico para gravao, atravs do mdulo JTAG.

Fig. 3.5 Pinagem do DSP 56F8013.

A tabela 3.1 apresenta a simbologia utilizada em cada pino do DSP.

Tabela 3.1 Simbologia e funo dos pinos do DSP.
Pino Nome Funo
1 No utilizado
2 IN1 Entrada selecionvel da chave dip-swicth (seleo de firmware)
3 RESETINV Sada utilizada para ressetar o fault do driver manualmente
4 No Utilizado
5 -BUS Amostra da tenso do barramento negativo
6 IAC Amostra da corrente de entrada do circuito
7 No Utilizado
79

8 VCCAD
Alimentao do conversor A/D (+3,3 V)
9 VSSAD
Referncia do conversor A/D
10 +BUS
Amostra da tenso do barramento positivo
11 AMVACOUT
Amostra da tenso no capacitor srie
12 AMVACIN
Amostra da tenso de entrada
13 GND
Referncia do DSP
14 TCK
Pinos usados na gravao do firmware
15 RESET
Reset do processador
16 IN3
Entrada selecionvel da chave dip-swicth (seleo de firmware)
17 IN2
18 PROT
Entrada que recebe o fault do driver
19 LEDY
Sinal de sada para a interface e indicao do LED amarelo
20 LEDR
Sinal de sada para a interface e indicao do LED vermelho
21 IN0
22 LEDG
Sinal de sada para a interface e indicao do LED verde
23 OUT2
Sada PWM auxiliar para aferio externas
24 OUT1
Sada PWM auxiliar para aferio externas
25 VCAP
Capacitor regulador de tenso
26 +3V3
Alimentao do DSP
27 GND
Referencial do DSP
28 PWM HIGH
Sinal PWM para chave de cima do inversor meia ponte
29 PWM HIGH
Sinal PWM para chave de baixo do inversor meia ponte
30 TDI
Pino usado na gravao do firmware
31 TMS
Pino usado na gravao do firmware
32 TDO Pino usado na gravao do firmware
80

3.2.3.1 Aquisio de Sinais
Para a implementao do controle digital necessrio monitorar algumas grandezas
eltricas. Em princpio, para a estratgia de controle implementada, so necessrias as
amostragens da tenso de entrada e da tenso sobre o capacitor do filtro LC de sada do
inversor meia ponte.
Os conversores A/D, responsveis pela converso analgico-digital do sinal
amostrado, interpretam sinais de 0 V a 3,3 V; logo, os circuitos responsveis pela amostragem
sero definidos dentro dessa faixa de variao.
Para a medio das tenses optou-se pela utilizao de divisores resistivos de
preciso, devido seu baixo custo e boa confiabilidade. A figura 3.6 apresenta o esquema do
divisor resistivo da tenso de entrada para amostragem.

Fig. 3.6 Divisor resistivo para amostragem da tenso de entrada.

A tenso de entrada um sinal alternado e o processador pode receber apenas sinais
positivos, de 0 V a 3,3 V. Dessa forma, foi utilizado um amplificador operacional para obter
1,65V a partir do 3,3 V que alimenta o conversor A/D do processador, como mostra a figura
3.7.
81

Fig. 3.7 Amplificador operacional utilizado na obteno de 1,65 V.

Assim, como visto na figura 3.6, o sinal alternado da tenso de entrada medido em
relao ao 1,65 V. Quando o sinal alternado de tenso estiver em seu semiciclo positivo, o
sinal amostrado para o conversor A/D variar de 1,65 V at 3,3 V; quando o sinal alternado de
tenso estiver em seu semiciclo negativo, o sinal amostrado para o conversor A/D variar de
1,65 V at 0 V. No interessante que o valor que se deseje amostrar fique to prximo do
fundo de escala de leitura do conversor A/D, j que qualquer mudana no esperada no sinal
no conseguiria ser lida. Por essa razo os valores so calculados com uma margem de
segurana em relao ao mximo valor que se deseja obter.
Dessa forma, para uma tenso de pico de 200 V na entrada, o valor da tenso no A/D
ser:
V V
AMVACIN
266 , 2 65 , 1 200
220 68 , 0
68 , 0
= +

+
= (39)

Os divisores resistivos para amostragem da tenso no capacitor de filtro e outros
sensores que podem ser utilizados so anlogos ao apresentado. Todos os resistores utilizados
tm preciso de 1% e potncia de 0,33 W.
82

3.2.4 CIRCUITO DE ACIONAMENTO DAS CHAVES (DRIVER)
Para o acionamento das chaves do inversor meia ponte utilizou-se uma placa auxiliar
de driver, visto que o objetivo do projeto no engloba o desenvolvimento de um circuito de
hardware responsvel pelo acionamento das chaves. A placa auxiliar de driver utiliza o
circuito integrado HCPL-316J, que isolado opticamente.
A placa de driver responsvel por condicionar os sinais do chaveamento PWM
vindos do DSP a um nvel de tenso e corrente adequados para acionamento dos MOSFETs
do inversor meia ponte. Ela tambm separa a referncia de cada uma das chaves.
Outra caracterstica dessa placa a de apresentar uma sada de erro, que invertida
em relao leitura do fault do DSP, fazendo-se necessrio o circuito de inverso.
O esquema do acionamento do inversor apresentado na figura 3.8.

Fig. 3.8 Esquema de acionamento das chaves do inversor meia ponte atravs do driver.

83

A placa driver conta com dois HCPL-316J, um para cada chave. A figura 3.9
apresenta o HCPL-316J e sua respectiva pinagem.

Fig. 3.9 Pinagem HCPL-316J

Um dos recursos utilizados do HCPL-316J o fault. O pino DESAT monitora a
tenso dreno-source do MOSFET. Caso a tenso no pino DESAT exceda 7 V enquanto o
interruptor estiver conduzindo, a tenso de gate proveniente do pino V
out
do HCPL-316J
cortada e o pino FAULT do HCPL-316J assume um valor baixo. O pino FAULT
normalmente conectado a um pino de um microcontrolador e, no caso do filtro ativo, a um
pino do DSP. Como o DSP tem uma interrupo para o fault do PWM que entende como falha
um valor em nvel alto, necessria a inverso do sinal, feita com o transistor BC546, como
mostrado na figura 3.8.

3.2.5 ESQUEMA GERAL SIMPLIFICADO
A figura 3.10 apresenta o esquema geral do filtro ativo srie a ser implementado.
Nela, pode-se observar a conectividade dos diversos blocos apresentados at aqui.

84

Fig. 3.10 Esquema simplificado do circuito do FAS.

O esquemtico completo do circuito pode ser visto no Apndice 1. Alm dos blocos
j citados foram previstos tambm outros circuitos de amostragem, caso venha ser necessrio.
Tambm foram previstos circuitos snubbers para os MOSFETs e circuitos de interface, como
LEDs e uma chave dip-switch que altera os estados de pinos de entrada do DSP.
3.2.6 LEIAUTE DA PLACA
A partir do esquema eltrico, foi gerado o leiaute de placa, ambos a partir do
software Protel Design Explorer 99 SE.
Optou-se pela confeco de uma placa face dupla e de fibra de vidro, com 170 x 99
mm. As figuras 3.11, 3.12 e 3.13 apresentam as vistas dos leiautes da placa.

85

Fig. 3.11 Leiaute da placa - distribuio dos componentes.

Fig. 3.12 Leiaute da placa - TopLayer.

86

Fig. 3.13 - Leiaute da placa - BottomLayer

Atravs de ferramenta PCB3D, disponvel no software utilizado, foi gerada uma
perspectiva 3D da placa, vista na figura 3.14.

Fig. 3.14 - Leiaute da placa - perspectiva 3D

87

3.3 MEMORIAL DE CLCULOS
Especificaes:

Tenso de entrada: V
in
= 127 V;
Tenso mxima de entrada: V
inmx
= 139,7 V (+10% V
ac
);
Tenso mnima de entrada: V
inmin
= 114,3 V (-10% V
ac
);
Freqncia: f = 60 Hz;
Tenso mnima nos capacitores: V
cmin
= 270 V;
Rendimento: = 0,90;
Potncia de sada: P
out
= 200 W (lmpada incandescente)
3.3.1 RESISTOR NTC
O resistor NTC foi adicionado ao circuito antes dos diodos para limitar a corrente de
inrush no momento em que a tenso aplicada no circuito e carrega os capacitores dos
barramentos. No incio, o componente limita a corrente por apresentar alta resistncia inicial.
J em regime permanente, h um decrscimo significativo da resistncia do componente, ao
passo de se desconsiderar a queda de tenso sobre o mesmo.
Ser utilizado o NTC SCK152R58, e a tabela 3.2 apresenta suas caractersticas
eltricas.

Tabela 3.2 Caractersticas eltricas do resistor NTC SCK152R58, conforme datasheet.
inicial
R 2,5
regime
R
0,086

88

3.3.2 CIRCUITO DOBRADOR DE TENSO
A seguir, so apresentados os clculos do retificador monofsico operando como
dobrador de tenso (Martins & Barbi, 2005).
As principais formas de onda do circuito so apresentadas na figura 3.15. Na figura
3.15b, verifica-se a ondulao de tenso (V
c
) existente no perodo em que os capacitores so
descarregados.

Fig. 3.15 Formas de onda: a) da tenso de entrada; b) da tenso nos capacitores V
c1
e
V
c2
e oscilao V
c
no barramento; c) tempo de conduo dos diodos.
89

3.3.2.1 Dimensionamento dos capacitores
Considerando a tenso mnima de entrada, determina-se a tenso de pico mnima em
cada capacitor:
V x V V
in PK c
64 , 161 2 3 , 114 2 .
min min 1
= = = (40)

Considerando uma queda de tenso nos diodos de 2V, a tenso de pico mnima ser:
V V
PK c
64 , 159
min 1
= (41)

Assim, a tenso mnima em cada capacitor ser:
V
x V V
V
PK c c
c
79 , 126
3
64 , 159 270 2
3
. 2
min 1 min
min 1
=
= (42)

Em relao a corrente eficaz no capacitor, tem-se:
2
1 1
) . ( . . f t f t I I
c c p ef c
= (43)

A x x I
ef c
81 , 2 ) 60 . 10 636 , 1 ( 60 . 10 636 , 1 . 44 , 9
2 3 3
1
= =

J a corrente eficaz drenada pela carga alimentada pelo capacitor, para uma razo
cclica D=0,5, :
A
V
P
I
c
in
ef
86 , 0
270
90 , 0
210
min
2
= = = (44)

A corrente eficaz total em cada capacitor dada por:
A I I I
ef ef c cef
94 , 2 86 , 0 81 , 2
2 2 2
2
2
1
= + = + = (45)

Considerando um rendimento de 90%, determina-se o valor terico de cada capacitor
a ser utilizado:
F
V V f
Pin
C
c PK c
66 , 459
) 79 , 126 64 , 156 .( 60
90 , 0
210
) .(
2 2 2
min 1
2
min 1
=
= (46)

Definiu-se o valor comercial 470 F / 250 V para cada um dos dois capacitores.
90

3.3.2.2 Dimensionamento dos diodos
O tempo de conduo dos diodos determinado por:
ms
f
V
V
t
PK c
c
c
636 , 1
60 . . 2
)
64 , 159
79 , 126
arccos(
. . 2
) arccos(
1
min 1
= = =

(47)

A tenso reversa mxima nos diodos ser:

V x x V V
in dpkMX
13 , 395 2 2 7 , 139 2 . 2 .
max
= = =
(48)

J a corrente de pico e a corrente eficaz nos diodos ser:

A
x
x
t
V V C
I
c
c PK c
dpk
44 , 9
10 636 , 1
) 79 , 126 64 , 159 ( 10 470 ) (
3
6
min 1 1 1
=
(49)

A dt dt t i
T
I
x
x
T
def
96 , 2 ) 44 , 9 ( . 60 . ) (
1
3
3
10 167 , 4
10 5310 , 2
2
0
2
= = =

(50)

A corrente mdia no diodo dada por:
A
V
P
I
c
in
dmed
88 , 0
79 , 126 2
9 , 0
200
2
min
=
= (51)

Com os valores acima definidos, o diodo escolhido devido disponibilidade foi o
1N5408, cujas caractersticas principais encontram-se na tabela 3.3.

91

Tabela 3.3 Caractersticas eltricas do diodo 1N5408, conforme datasheet.
RRM
V 1000 V
) ( AV
I 3 A
F
V

1,2 V
JA
R
20 C/W
J
T
-55C a +150C

O datasheet deste diodo encontra-se no Apndice 2.
3.3.2.3 Simulao
A fig. 3.16 apresenta a simulao do circuito dobrador de tenso realizada no
software ORCAD. No circuito simulado, retiram-se amostras da tenso em cada capacitor,
assim como sua corrente (atravs de resistores de resistncia desprezvel) e a tenso sobre a
carga.

Fig. 3.16 Esquema simulado do retificador monofsico operando como dobrador de
tenso.
92

Na figura 3.17 tm-se as formas de onda obtidas pela simulao. Percebe-se o pico
de corrente no momento em que cada capacitor comea a carregar, e seu tempo de descarga
varia conforme a carga utilizada.

Time
20.0ms 25.0ms 30.0ms 35.0ms 40.0ms 45.0ms 16.7ms
V(C1:2,C2:2) V(C1:2) V(C2:2) I(R1) -I(R2)
0
100
200
300
350
Id2 Id1
Vc2 Vc1
Vc

Fig. 3.17 Resultados da simulao do circuito dobrador de tenso.

Nota-se que
2 1
Tc Tc Tc + = , mostrando que a tenso nos barramentos, positivo e
negativo, o dobro da entrada da rede. I
D1
e I
D2
representam respectivamente as correntes
sobre os diodos D
1
e D
2
, os quais sofrem um pico de corrente no momento da carga dos
capacitores.
93

3.3.3 DIMENSIONAMENTO DAS CHAVES SEMICONDUTORAS
Para o dimensionamento das chaves semicondutoras pesquisou-se qual seria o
semicondutor mais indicado para o uso. Os componentes semicondutores rpidos de potncia
mais utilizados so: o TJB (Transistor de juno bipolar), o MOSFET (Metal Oxide
Semiconductor Field Effect Transistor) e o IGBT (Insulated Gate Bipolar Transistor).
Utiliza-se o seguinte critrio, segundo Pomlio (1995b), para definio dos
semicondutores a serem utilizados:

Em alta freqncia e baixa potncia: MOSFET;
Em baixa tenso: MOSFET;
Em alta potncia: IGBT;
Em baixa freqncia: IGBT;
Custo mnimo, sem maiores exigncias de desempenho: TJB.

Conforme as caractersticas acima, definiu-se a utilizao do MOSFET para
implementao desse projeto.
Definido o tipo do semicondutor, simulou-se o circuito com auxlio do software
ORCAD para se determinar os valores de corrente sobre as chaves semicondutoras. Para isso,
foi considerada uma condio de carga 20% acima da condio nominal. Dessa forma, o valor
da resistncia da carga ser:
= = = 20 , 67
240
127
2 2
0
in
in
P
V
R (52)

A figura 3.18 apresenta o circuito simulado, bem com os pontos de coleta de valores.
94

Fig. 3.18 Circuito simulado para avaliar a corrente nos MOSFETs.

Na figura 3.19 so apresentadas as formas de onda das correntes obtidas nas chaves
na simulao.
95

Fig. 3.19 Correntes nas chaves do inversor meia ponte.

Com uma condio de carga 20% acima da condio nominal e considerando que a
componente de 3 harmnico na entrada apresente amplitude de 18 V (valor que corresponde
a 10% da componente fundamental), definiram-se os parmetros para escolha do MOSFET:
A I
chave
7
max
=

A I
chaveef
45 , 1 =

A I
chavemed
55 , 0 =

J a tenso de pico na chave ocorrer no momento em que a mesma no estiver em
conduo, ou seja, ser a tenso de barramento E = 360 V.
Com esses valores, definiu-se, relevando o custo dos componentes e disponibilidade,
que seria utilizado o MOSFET IRF840 (fabricado pela International Rectifier), cujas
caractersticas principais esto apresentadas na tabela 3.4.

96

Tabela 3.4 Caractersticas eltricas da chave semicondutora IRF840, conforme
datasheet.
D
I 8,0 A (25C)
DSS
V
500 V
) (ON DS
R
0,85
JC
R
1,0C/W
CS
R
0,5C/W
JA
R
62C/W
J
T
-55C a +150C
DSS
V
0,78 V/C
r
T 23 ns
f
T
20 ns

O datasheet desta chave semicondutora encontra-se no Apndice 3.

3.3.3.1 Circuito Snubber
Devido existncia de possveis indutncias parasitas no circuito, foi projetada uma
proteo contra sobretenses nas chaves semicondutoras. Essa proteo, mais comumente
conhecida como snubber, nada mais que um circuito RC conectado em paralelo com as
chaves semicondutoras. Sua funo filtrar essas sobretenses, evitando que as chaves
semicondutoras sejam danificadas, durante a comutao, pela variao rpida e elevada da
tenso (dv/dt) sobre as indutncias do circuito.
Dessa forma, foi projetado um snubber para cada chave semicondutora, com
constante de tempo de 100 ns, para garantir que as variaes sejam absorvidas pelo circuito
RC, j que o MOSFET IRF840 apresenta um tempo de conduo de 22 ns (conforme
fabricante).
Sendo 100ns a constante de tempo do circuito RC e definindo o capacitor com o
valor comercial de 220 pF, determinou-se o valor da resistncia, conforme:
= = = =
500
10 200
10 100
.
12
9
x
x
C
T
R C R T
snubber
rc
snubber snubber rc
(53)

97

Devido a disponibilidade, utilizou-se um resistor de 470 / 2 W e o capacitor de
220 pF / 1000 V para o snubber.

3.3.4 DIMENSIONAMENTO DO INDUTOR E DO CAPACITOR DE FILTRAGEM
Para o dimensionamento do filtro de sada, definiu-se primeiramente o valor do
capacitor de filtragem em 10 F.
Sabe-se que a freqncia de corte, conforme visto no captulo anterior, deve estar
uma dcada abaixo da freqncia de chaveamento e ser pelo menos 30 vezes maior que a
freqncia da rede.
A freqncia de chaveamento escolhida foi de 48 kHz, devido a estar fora da
freqncia audvel e proporcionar uma compactao das chaves semicondutoras, do
dissipador e do prprio filtro de sada do inversor meia ponte.
Assim, para a freqncia de chaveamento de 48 kHz e para a freqncia da rede de
60 Hz, deve-se escolher um valor de freqncia de corte entre 1,8 kHz e 4,8 kHz. Dessa
maneira, definiu-se o valor de 3 kHz.
A partir desses valores, utiliza-se a equao (25):
0 0 0
. . 2 ,
.
1
f onde
C L
= =

6
3
10 10 .
1
10 3 . 1416 , 3 . 2
=
x L
x
F

H L
F
45 , 281 =

Para efeito de projeto, o valor do indutor foi definido em 300 H.
Utilizando-se de uma tenso mnima de 114,3 V (tenso eficaz) e da potncia de
sada 200 W, calcula-se a corrente mxima que circula pelo indutor:
min L
in
Lmx
V
P
I = (54)

98

Considerando-se um rendimento de 90%, tem-se:

A I
Lmx
04 , 2
3 , 114
90 , 0
210
= = (55)

Para efeitos de clculo, admitiu-se como corrente mxima no indutor o valor de 5A.
Com os valores da corrente e da indutncia calculados, definiu-se que o ncleo seria o T157-
34 do tipo toroidal (fabricado pela Micrometals), cujo material utilizado para sua composio
o p de ferro, material este que apresenta como caracterstica uma pequena variao do
valor da indutncia em relao ao aumento da passagem da corrente.
Para o clculo da bitola do fio e do nmero de voltas necessrias para se obter o valor
da indutncia necessria, utilizou-se um software prprio disponibilizado pelo fabricante do
ncleo. Conforme figura 3.20, o software apresentou que seriam necessrias 92 voltas no
ncleo, para um fio de cobre com bitola #15 AWG.

Fig. 3.20 Telas do software utilizado para o clculo dos parmetros do indutor.

O software disponibiliza um grfico que relaciona indutncia versus corrente (Fig.
3.21), indicando qual a variao da indutncia conforme uma variao da corrente.
99

Fig. 3.21 Grfico da variao da indutncia em relao variao de corrente no
indutor.

A corrente mxima no indutor utilizada para os clculos foi de 5 A. Portanto,
segundo a curva determinada pelo programa, tem-se uma indutncia de 301 H, atendendo a
necessidade do projeto.
3.3.5 CLCULO TRMICO
Este tpico apresenta os clculos referentes s perdas relacionadas ao aquecimento
dos semicondutores.

100

3.3.5.1 Perdas nos diodos do dobrador de tenso
Conforme Barbi (2002), as perdas por conduo no semicondutor so determinadas
por:
W x I V Perdas
dmed F
6 , 3 3 2 , 1 = = = (56)

Desconsiderando-se as perdas por comutao, o aquecimento do diodo ser:
C x xPerdas R T
JA
= = = 72 6 , 3 20
(57)

O
JA
R
, fornecido pela folha de dados do componente escolhido (1N5408), de

20C/W. No ser necessrio uso de dissipador.
3.3.5.2 Perdas nas chaves semicondutoras
As perdas em cada MOSFET, segundo Barbi (2002), so dadas pela equao:
W I R P
chaveef on ds cond
78 , 1 ) 45 , 1 .( 85 , 0 .
2 2
) (
= = =
(58)

( )
DSoff S f r
s
com
V I t t
f
P
+ =
2
2
max
(59)
( ) W P
com
65 , 1 360
2
7 10 20 23
2
10 . 48
9
3
=
+ =

,

sendo:
P
cond
: perdas durante a conduo;
P
com
: perdas durante a comutao.

A perda total em cada chave dada pela soma das duas perdas citadas, sendo:
W P P P
com cond tot
4 , 3 65 , 1 78 , 1 = + = + = (60)

101

O funcionamento, em regime permanente, das chaves semicondutoras ocasiona um
aquecimento deste componente devido passagem de corrente eltrica. Assim, necessita-se
transferir o calor gerado no transistor para o ambiente a fim de se manter a temperatura de
juno do transistor dentro dos valores mximos especificados pelo fabricante, evitando danos
nos semicondutores e em suas propriedades fsicas. Dessa forma, a temperatura de juno
limita o valor de corrente e de potncia mximas que podem ser suportadas pelo transistor.
Para transferir esse calor, faz-se o uso de um dissipador de calor, que deve aumentar
a rea de dissipao de calor do componente.
O diagrama da figura 3.22 apresenta as resistncias trmicas entre a juno do
transistor e o ambiente externo. Para se descobrir qual o dissipador mais adequado a ser
utilizado deve-se obter o valor da resistncia trmica mxima entre o dissipador e o ambiente
externo (R
sa
).

Fig. 3.22 Esquemtico representativo das resistncias trmicas entre o semicondutor e
o ambiente externo.

Sendo:

T
j
: temperatura da juno (dado do fabricante);
T
a
: temperatura ambiente (adotado 25C);
R
jc
: resistncia trmica entre juno e cpsula (dado pelo fabricante);
R
cs
: resistncia trmica entre cpsula e dissipador (dado pelo fabricante);
R
sa
: resistncia trmica entre dissipador e ambiente externo;
R
ja
: resistncia trmica total entre a juno e o ambiente externo.

A resistncia trmica mxima entre a juno e o ambiente ser:
tot
a j
ja
P
T T
R

=
(61)

102

Definindo-se uma variao de temperatura de 50C, obtm-se o valor de resistncia
trmica mxima entre a juno e o ambiente (R
ja
):
W C R
ja
/ 70 , 14
4 , 3
50
= =

Enfim, com o valor de resistncia mxima entre a juno e o ambiente, obtm-se o
valor da resistncia trmica mxima do dissipador (R
sa
), conforme ao diagrama da fig. 3.19:
W C R R R R
cs jc ja sa
/ 20 , 13 0 , 1 5 , 0 96 , 11 = = = (62)

O dissipador a ser utilizado deve apresentar resistncia trmica inferior 13,20C/W.
Escolheu-se o dissipador HS3512, cuja resistncia trmica W C R
sa
/ 35 , 8 = , atendendo aos
clculos. O datasheet deste dissipador encontra-se no Apndice 4.
3.4 PROJETO DO CONTROLE DIGITAL
Nesta parte do trabalho sero abordadas as tcnicas utilizadas para realizar o controle
digital do filtro ativo srie. Em princpio foi implementada uma malha feed-forward, a qual
no atendeu a todas as expectativas esperadas. Dessa forma, foi adicionada uma malha de
controle de tenso no capacitor, compensada atravs de um controlador repetitivo.
3.4.1 LAO FEED-FORWARD
O lao feed-forward (ou alimentao avante) tem como idia fundamental apenas
subtrair a amostra da tenso de entrada colhida pelo DSP de uma referncia senoidal
armazenada pelo processador. Essa diferena, que representa os harmnicos da tenso de
entrada em oposio de fase, aplicada nos PWMs do inversor meia ponte.
Alm do lao feed-forward, foi implementada a compensao da ondulao dos
barramentos, j que distores no barramento afetam diretamente a forma de onda chaveada.
Na figura 3.23 pode-se visualizar a interface de potncia com a lgica para o lao feed-
forward do filtro ativo. A amostra da tenso de entrada comparada a uma referncia
103

senoidal armazenada no DSP, atravs de uma tabela de quatrocentos pontos. Essa referncia
senoidal tem um pico equivalente 170 V. Em seguida feita a mdia do valor absoluto dos
barramentos positivo e negativo e essa mdia subtrada de uma referncia contnua que
equivale a 170 V. O resultado multiplicado por uma referncia senoidal com um pico
equivalente a 1 V e ento somado a diferena entre a amostra da tenso de entrada e a
referncia senoidal de 170 V.

Fig. 3.23 Interface da etapa de potncia e malha feed-forward implementada no DSP.

A malha de compensao dos barramentos permite evitar que as ondulaes e
distores provenientes dos barramentos que o inversor ir comutar alterem o contedo da
forma de onda chaveada. Alm disso, a forma como a malha foi colocada permite que o filtro
sempre compense apenas os harmnicos existentes, evitando o funcionamento como
104

regulador de tenso, o que poderia causar elevao na tenso dos barramentos, caso fosse
necessrio diminuir a tenso de entrada em relao a uma referncia fixa no DSP.
Dessa maneira, o resultado final da malha ser apenas os harmnicos da tenso de
entrada, que devem estar em oposio de fase para se somarem aos da entrada e se anularem.
Logo, o resultado da malha negado e seu resultado carregado nos PWMs complementares
que iro acionar os drivers das chaves do inversor meia ponte.

3.4.2 LAO FEED-FORWARD E COMPENSADOR REPETITIVO
Visando melhorar o desempenho do controle adicionou-se uma malha de controle de
tenso no capacitor ao lao feed-forward. A malha de controle foi implementada amostrando
a tenso no capacitor e comparando com a tenso da malha feed-forward, a qual a referncia
para a tenso no capacitor. O sinal de erro resultante fornecido a um compensador repetitivo
e os sinais gerados so usados para produzir os sinais de comando para os PWMs
complementares que acionaro o inversor meia ponte.

3.4.3 CONTROLE REPETITIVO

O controlador repetitivo ideal para corrigir distrbios peridicos, j que grava e
utiliza informaes dos ciclos anteriores, reduzindo as perturbaes peridicas ao longo dos
ciclos. Dessa forma, o repetitivo apresenta, em regime permanente, um erro muito baixo.
A lei de controle para esses compensadores mais complexa e a sua implementao
digital pode acabar demandando maior capacidade de processamento, j que o algoritmo
acaba se tornando mais extenso do que o de um compensador clssico.
Este controle est baseado no princpio do modelo interno e na decomposio dos
sinais de perturbao e controle em sries de Fourier (MORAIS, 2007). Dentre os vrios
tipos, se destaca o controlador repetitivo tipo filtro Q, por apresentar um cdigo de menor
complexidade.
105

O controlador repetitivo apresenta o diagrama em blocos detalhado na figura 3.24.

Fig. 3.24 Diagrama em blocos do controlador repetitivo (ANDRADE, 2005)

Logo, o repetitivo apresenta a seguinte funo de transferncia:
N
N
R RP
z z Q
z C z c
z E
U
=
). ( 1
) (
) (
(63)

O filtro Q(z) tem por objetivo atenuar a integrao do erro e deve ter mdulo menor
que a unidade. Ele pode ser apenas uma constante q
r
, que ir atenuar todas as freqncias de
erro da mesma forma, ou um filtro passa-baixas sem deslocamento de fase. A vantagem do
uso do filtro passa-baixas que o ganho do controlador pode ser aumentado, j que
normalmente so as altas freqncias que intervm na estabilidade do sistema.
No projeto do controlador repetitivo do filtro ativo, foi escolhido o uso de uma
constante, devido a sua simplicidade e a vrias referncias consultadas usarem esta constante.
Quanto mais prxima da unidade for a constante, melhor ser a eficcia do repetitivo, porm
isso diminui a margem de estabilidade do sistema. Segundo Michels e Grundling, se a escolha
for uma constante q
r
, recomendvel esta esteja entre 0,95 e 0,99.
Dessa forma, assumindo que Q(z) uma constante, a lei de controle do repetitivo
baseada na equao (63) pode ser escrita como:
) ( ) ( ) ( n k u q n N k e c k u
RP r r RP
+ + = (64)

O filtro C(z) projetado de forma a compensar o atraso de fase da planta em relao
sada do controlador antes do filtro. Dessa forma, tem-se:
d
z z C = ) ( , (65)
onde d = 1, 2, 3, 4, 5, etc.
O ganho c
r
pode ser considerado parte do filtro C(z) e projetado de forma a garantir
estabilidade do controlador repetitivo. Sabe-se que quanto maior o valor de c
r,
melhor o
106

desempenho do controlador repetitivo (ANDRADE, 2005). Entretanto, o valor de c
r
tambm
um compromisso com a estabilidade do sistema.

3.4.3.1 Implementao do Controlador Repetitivo
Na figura 3.25, tem-se a lgica de funcionamento com o controlador repetitivo
implementado.

Fig. 3.25 - Interface da etapa de potncia e malha feed-forward com repetitivo
implementada no DSP.

O compensador repetitivo ir corrigir, ao longo dos ciclos, uma possvel distoro
nos barramentos. Dessa forma, a malha de compensao do ripple nos barramentos foi
retirada. Para que o prottipo funcione apenas como filtro, evitando o funcionamento como
regulador de tenso, a senide de referncia armazenada foi multiplicada pelo valor de pico
107

equivalente da tenso de entrada, obtido atravs da multiplicao do valor eficaz da tenso de
entrada (calculado em uma rotina do DSP) por raiz de dois.
Dessa forma, o erro resultante da comparao entre o A/D responsvel pela leitura da
tenso de entrada e a referncia devidamente normalizada ser apenas o contedo harmnico
da tenso de entrada.
Tanto o erro resultante quanto a leitura da tenso no capacitor srie so negados. O
erro resultante deve ficar em oposio de fase aos harmnicos da entrada e a tenso no
capacitor srie devido localizao da referncia do circuito. O erro resultante negado a
referncia para a malha de tenso no capacitor.
Para a malha de tenso no capacitor, o erro da malha feed-forward comparado
tenso amostrada no capacitor srie e o sinal resultante a entrada do controlador repetitivo,
cuja sada somada ao feed-forward e aplicado nos PWMs do inversor.
O algoritmo do bloco do compensador repetitivo, de acordo com a lei de controle da
equao (64), exibido na figura 3.26.
O primeiro passo para o projeto do controlador repetitivo consiste na definio do
valor da constante q
r
, o qual foi definido em 0,99 uma vez que o valor no atrapalhou a
estabilidade do sistema.
Para a definio do valor d do filtro C(z) foram feitos testes prticos para valores de
d iguais a 1, 2, 3, 4, etc. at que a fase do compensador anule a fase da planta. O ganho c
r

tambm foi definido experimentalmente, de forma a garantir o melhor resultado com a
garantia da margem de estabilidade.

108

Fig. 3.26 Algoritmo implementado do compensador repetitivo.

109

3.5 IMPLEMENTAO E DESCRIO DO PROGRAMA UTILIZADO
O programa foi desenvolvido em linguagem C, utilizando como ferramenta principal
o compilador CodeWarrior, disponibilizado pela Freescale. Na figura 3.27, tem-se a janela
principal do firmware, com uma das rotinas do programa desenvolvido.

Fig. 3.27 Janela do compilador CodeWarrior.

O programa recebe valores de entrada e atravs destes toma decises por meio do
algoritmo, que so enviadas para as sadas do DSP. Na figura 3.28 possvel visualizar as
entradas e sadas do DSP. Atravs do conversor A/D so colhidas as amostras necessrias
para o controle e para a sinalizao do filtro ativo. O algoritmo processado no DSP e os
sinais so enviados para os pinos de sada, que no caso do filtro so os sinais PWMs
responsveis pelo acionamento do driver e a sinalizao criada a partir dos LEDs indicadores.

110

Fig. 3.28 Estrutura geral das entradas e sadas do DSP.

Na inicializao do DSP, configuram-se todos os perifricos e interrupes que sero
utilizadas. Logo, tem-se a configurao das portas I/O (entrada/sada), do conversor A/D, do
PWM e das interrupes necessrias. Tambm se efetuam as declaraes das variveis globais
que sero manipuladas ao longo do desenvolvimento do algoritmo e das constantes
necessrias, como, por exemplo, a senide usada como referncia para o controle.
Alm da inicializao e da definio das variveis e das constantes, tem-se ainda
cinco rotinas, responsveis pelo processamento dos sinais recebidos pelo DSP. A rotina de
sincronismo responsvel por ajustar o zero da senide de referncia do DSP ao zero da
amostra da tenso senoidal de entrada. Ela necessria, j que no algoritmo de controle
comparam-se as duas senides e, para isso, elas devem estar em fase.
A rotina de monitorao analisa os dados de entrada, como a tenso de entrada e a
tenso nos dois barramentos, e, atravs da comparao com constantes definidas, estipula
nveis seguros para as tenses de entrada e de barramento, ativando ou no a malha de
controle, que define o chaveamento dos MOSFETs. Caso haja um valor abaixo ou acima do
esperado, a rotina de monitorao sinaliza atravs dos LEDs, conforma figura 3.29, e no
ativa a malha de controle.
111

Fig. 3.29 Sinalizao dos LEDs indicadores, conforme a situao.

A rotina das funes onde se incluem todos os tratamentos matemticos para os
valores do DSP, como a funo para se multiplicar valores inteiros por valores fracionrios e
a funo para a extrao da raiz quadrada.
A rotina PWM chamada atravs de uma interrupo, a PWM Reload, que acontece
a cada 24 kHz (a cada duas interrupes de PWM). Nessa rotina esto todas as leituras dos
A/Ds e as contas dos valores eficaz e mdio necessrios, a deteco da passagem por zero para
a rotina de sincronismo e o algoritmo de controle, com a atualizao dos valores de duty-cycle
que sero enviados ao perifrico PWM, que ir acionar o driver das chaves do inversor meia
ponte.
Para uma melhor visualizao do cdigo implementado, a figura 3.30 traz um
fluxograma simplificado do algoritmo implementado no DSP.

112

Fig. 3.30 Fluxograma simplificado do programa.
113

3.6 IMPLEMENTAO DO PROTTIPO
Nesse tpico ser apresentado, atravs de imagens, o prottipo desenvolvido.
3.6.1 PLACA DE CIRCUITO IMPRESSO
As figuras 3.31 e 3.32 apresentam, respectivamente, a vista superior e inferior da
placa de circuito impresso.

Fig. 3.31 Vista superior da placa de circuito impresso.
114

Fig. 3.32 Vista da parte inferior da placa de circuito impresso.

Pode-se observar na figura 3.31 que existem dois slots onde sero conectados dois
circuitos necessrios para o funcionamento da placa: a fonte TNY 12 V e o driver. Observando
a figura 3.31, a fonte TNY estar posicionada no canto superior esquerdo, enquanto que o
driver ocupar a parte central da placa.
3.6.2 FONTE TNY 12 V E DRIVER
A figura 3.33 apresenta a fonte TNY, utilizada no prottipo para alimentar o driver e
o regulador de tenso LD1086V33 em 12 V
cc
.
115

Fig. 3.33 Fonte TNY 12 V
cc
.

O driver utilizado nesse projeto apresentado na figura 3.34.

Fig. 3.34 Driver para o acionamento das chaves.

116

A figura 3.35 apresenta o prottipo j com os mdulos externos acoplados, bem
como os capacitores do dobrador de tenso e outros componentes j soldados placa.

Fig. 3.35 Prottipo com a fonte TNY e driver do FAS.

3.6.3 DSP
O DSP utilizado nesse prottipo (56F8013, da Freescale Semiconductor)
apresentado j soldado ao prottipo na figura 3.36.

117

Fig. 3.36 DSP soldado na placa.

3.6.4 FILTRO LC
O indutor de filtragem foi posicionado sobre a placa. J o capacitor de filtragem foi
posicionado externamente placa, como se pode observar na figura 3.37.

Fig. 3.37 Filtro LC de sada afixado placa.
118

3.6.5 CHAVES SEMICONDUTORAS
As chaves semicondutoras e seus respectivos dissipadores so apresentados na figura
3.38.

Fig. 3.38 MOSFETs e seus dissipadores.

3.6.6 PROTTIPO COMPLETO
O prottipo concludo apresentado na figura 3.39.

119

Fig. 3.39 Prottipo completo.

3.7 CONCLUSO
Neste captulo foram detalhados todos os procedimentos, clculos e mtodos
utilizados na implementao do prottipo do filtro ativo srie.
Inicialmente, foi apresentada a descrio das vrias partes que compem o circuito
do prottipo, bem como simulaes e clculos necessrios para o correto funcionamento de
cada uma delas. Tambm foi apresentado o leiaute da placa desenvolvido para a montagem do
prottipo.
Em seguida foram expostas as tcnicas de controle utilizadas no filtro ativo, dando
nfase para o controlador repetitivo implementado. Tambm foi feita uma descrio geral
sobre programa desenvolvido em linguagem C para o DSP 56F8013, com uma breve
descrio das rotinas de firmware implementadas.
Com a montagem da placa realizada, apresentada neste captulo, e o programa para o
DSP desenvolvido, iniciou-se a fase dos testes do prottipo, cujos resultados so apresentados
no captulo 4.
120

4 RESULTADOS EXPERIMENTAIS

Nesse tpico so apresentados os resultados obtidos a partir do prottipo do filtro
ativo srie. Todos os resultados foram focados na qualidade da tenso de sada, levantando-se
a taxa de distoro harmnica. As formas de onda foram coletadas com o auxlio do software
WaveStar, da Tektronix. Atravs do WaveStar tambm foram realizados os clculos das taxas
de distoro harmnica das formas de onda de tenso com e sem correo ativa.
4.1 CIRCUITO DOBRADOR DE TENSO
Na figura 4.1, podemos observar a tenso de entrada a ser corrigida e os barramentos,
positivo e negativo, provenientes do circuito do dobrador de tenso.

Fig. 4.1 Tenso de entrada e barramentos positivo e negativo (50V/div 5ms/div).

A figura 4.2 exibe os comandos provenientes dos pinos de PWM do processador
responsveis por acionar o inversor. Pode-se notar a freqncia de acionamento das chaves de
48 kHz e tambm o seu chaveamento complementar.

121

Fig 4.2 Comandos PWM do inversor meia ponte (2V/div - 10us/div).
4.2 MALHA ABERTA COM LAO FEED-FORWARD
A primeira malha de controle implementada no prottipo do filtro ativo foi uma
malha aberta com o lao feed-forward, cujo diagrama em blocos est apresentado na seo
referente ao projeto do controlador digital. Na figura 4.3. apresentada a comparao da
tenso disponibilizada para a carga antes da atuao do filtro ativo e depois da atuao do
filtro ativo com a implementao do lao feed-forward.

122

Fig. 4.3 (a) Tenso de sada sem correo (100V/div - 5ms/div); (b) Tenso de sada
corrigida pelo filtro ativo (100V/div - 5ms/div).

A figura 4.4 apresenta a tenso de sada corrigida e a tenso gerada no capacitor de
filtragem, responsvel pela gerao do sinal de cancelamento dos harmnicos presentes na
tenso de entrada.

Fig. 4.4 Tenso de sada (100V/div - 10ms/div) e tenso no capacitor srie (10V/div -
10ms/div).

Atravs do software WaveStar foram realizados os clculos para a distoro
harmnica, no qual foi utilizada at a qinquagsima primeira componente harmnica. A
figura 4.5 apresenta o grfico da magnitude de cada harmnico em relao a fundamental.
123

Esse grfico referente forma de onda de tenso sem correo apresentada na figura 4.2,
item (a).

Fig. 4.5 Espectro harmnico da tenso sem correo.

possvel notar que grande parte da distoro harmnica causada
predominantemente pelo terceiro e quinto harmnicos, com parcelas menores, porm
expressivas do stimo, nono e dcimo primeiro. A taxa de distoro harmnica calculada pelo
software foi de 6,468%.
A figura 4.6 apresenta o espectro harmnico com o filtro ativo srie em
funcionamento.

124

Fig. 4.6 Espectro harmnico da tenso com correo.
Com o funcionamento do filtro, mesmo apenas com a malha feed-forward, j se pode
notar uma melhoria na distoro harmnica de tenso, com as amplitudes das componentes
harmnicas diminuindo substancialmente. Esse decrscimo notado na taxa de distoro
harmnica, que caiu para 3,877%.
4.3 MALHA FECHADA COM LAO FEED-FORWARD E REPETITIVO
Para melhorar o desempenho do controle, adicionou-se uma malha de controle da
tenso no capacitor srie. A malha de controle foi implementada amostrando-se a tenso no
capacitor e comparando-a com a tenso da malha feed-forward, a qual a referncia para a
tenso do capacitor. O erro entre as tenses passa por um controlador repetitivo e a sua sada
somada a malha feed-forward.
Na figura 4.7 tem-se a tenso de entrada, isto , a tenso antes da correo, e a tenso
chaveada pelo inversor meia ponte no capacitor de filtragem. Essa tenso no capacitor ser a
responsvel pela correo dos harmnicos presentes na tenso de entrada.

125

Fig. 4.7 Tenso de entrada (50V/div 10ms/div) e tenso no capacitor srie (20V/div
10ms/div).

A figura 4.8 apresenta o espectro harmnico da tenso de entrada e a figura 4.9 o
espectro da tenso no capacitor de filtragem. possvel identificar que os espectros
apresentam nveis harmnicos muito prximos, significando que a tenso de sada ter quase
todo seu contedo harmnico cancelado.

Fig. 4.8 Espectro harmnico da tenso de entrada a ser corrigida.

126

Fig. 4.9 Espectro harmnico da tenso no capacitor srie.

A taxa de distoro harmnica da tenso de entrada apresentada de 6,568%. Na
figura 4.10 possvel comparar a tenso de entrada com a tenso de sada do filtro, j
corrigida.

Fig. 4.10 (a) Tenso de entrada (50V/div - 2,5ms/div); (b) Tenso de sada corrigida
pelo filtro ativo (50V/div - 2,5ms/div).

Visualmente pode-se notar a melhoria na qualidade da tenso de sada e, atravs do
espectro harmnico apresentado na figura 4.11, essa melhoria comprovada.

127

Fig. 4.11 Espectro harmnico da tenso de sada corrigida.

A taxa de distoro harmnica da tenso, que antes era de 6,568%, caiu para 0,812%
com a atuao do filtro ativo srie, comprovando a sua eficcia.
A figura 4.12 demonstra os espectros harmnicos para a tenso antes e depois da
atuao do filtro, em porcentagem da magnitude da fundamental. possvel notar que o
terceiro harmnico, que apresentava uma magnitude de 5,2% da fundamental antes da
correo, consideravelmente corrigido aps a atuao do filtro ativo srie. Essa mesma
atenuao notada expressivamente nas outras componentes harmnicas presentes na tenso
corrigida.
128

Fig. 4.12 Espectro harmnico percentual em relao a amplitude da fundamental
(a) Tenso de entrada; (b) Tenso de sada corrigida pelo filtro.

A figura 4.13 exibe as tenses de entrada e sada do filtro para uma outra onda
distorcida.
129

Fig. 4.13 Tenso de entrada (100V/div - 10ms/div) e tenso de sada (100V/div -
10ms/div).

A tenso de entrada apresenta uma taxa de distoro harmnica de 9,490% e seu
espectro harmnico pode ser visualizado na figura 4.14.

Fig. 4.14 Espectro harmnico da tenso de entrada.

130

A figura 4.15 exibe o espectro harmnico da tenso corrigida disponibilizada pelo
filtro, que apresentou taxa de distoro de 0,986%.

Fig. 4.15 Espectro harmnico da tenso de sada.

A figura 4.16 caracteriza as formas de onda para o funcionamento do filtro ativo com
carga, sendo a forma de onda nmero um a tenso de sada, a nmero dois a tenso de entrada
e a nmero trs a corrente de sada. A carga utilizada para o teste foram lmpadas
incandescentes.

131

Fig. 4.16 (1) Tenso de sada (100V/div - 10ms/div); (2) Tenso de entrada (100V/div -
10ms/div); (3) Corrente de sada (500mA/div - 10ms/div).

Devido ao ganho da ponta de prova de corrente utilizada, a corrente medida pelo
osciloscpio deve ser multiplicada por cinco.
Na figura 4.17, tem-se o espectro harmnico relativo tenso de entrada, cuja taxa
de distoro harmnica de 7,430%.

Fig. 4.17 Espectro harmnico da tenso de entrada com carga.
132

A figura 4.18 apresenta o espectro harmnico para a tenso de sada com o filtro
ativo operando com carga.

Fig. 4.18 Espectro harmnico da tenso de sada com carga.

A figura 4.19 exibe os dados de cada harmnico fornecido pelo software WaveStar.
Pode-se constatar que a carga ligada ao filtro correspondia a 222,5 W (para o clculo da
potncia tambm se faz necessria a multiplicao do ganho da ponta de prova de corrente
utilizada na medio).
133

Fig. 4.19 Tenso e corrente de sada do filtro ativo.
134

O valor da taxa de distoro harmnica da tenso da sada de 0,809%,
demonstrando a eficcia da correo proporcionada pelo filtro ativo mesmo com carga.
A fim de melhor visualizar o funcionamento do filtro ativo, foi gerada uma tenso
constituda, principalmente, pela fundamental de 60 Hz e pelo terceiro harmnico,
correspondente a 180 Hz, para ser aplicada no filtro ativo. A figura 4.20 mostra a forma de
onda produzida.

Fig. 4.20 Tenso composta pela componente fundamental e o terceiro harmnico
(50V/div 2,5ms/div).

Na figura 4.21 apresenta-se o espectro harmnico correspondente tenso da figura
4.20.

135

Fig. 4.21 Espectro harmnico da tenso produzida com terceiro harmnico.

Pode-se notar que h uma alta distoro causada pelo terceiro harmnico e pequenas
contribuies correspondentes a outros harmnicos. A distoro harmnica de tenso
registrada de 24,590%.
Na figura 4.22 pode-se observar a forma de onda da tenso aps a compensao feita
pelo filtro ativo e a forma de onda da tenso produzida pelo inversor no capacitor srie,
responsvel por anular os harmnicos presentes na entrada.

Fig. 4.22 Tenso de entrada, tenso de sada e tenso no capacitor srie (50V/div -
2,5ms/div).
136

Observa-se que a tenso produzida no capacitor srie predominantemente composta
por uma componente de 180 Hz, o que pode ser comprovado pela tabela da figura 4.23, que
exibe a composio da tenso no capacitor srie.

Fig. 4.23 Composio da tenso no capacitor srie

Na figura 4.24 tem-se o espectro harmnico da tenso de sada.

Fig. 4.24 Espectro harmnico referente tenso de sada.

Fazendo uma comparao entre o espectro harmnico da tenso de entrada com o da
tenso de sada, percebe-se que houve uma grande reduo na amplitude do terceiro
137

harmnico, que antes era de quase 30 V e passou a ser menor que 0,6 V. Isso se reflete
principalmente na taxa de distoro harmnica, que ficou na ordem de 0,585%.
Tambm foi produzida uma tenso composta pela componente fundamental de 60 Hz
e pelo quinto harmnico, de 300 Hz. Na figura 4.25 possvel visualizar a forma de onda
dessa tenso.

Fig. 4.25 Tenso composta pela componente fundamental e o quinto harmnico
(50V/div 2,5ms/div).

A taxa de distoro harmnica de 18,517%. Na figura 4.26 apresentado o
espectro harmnico para a tenso. Pode-se concluir que a distoro causada, em sua maioria,
pelo quinto harmnico.
138

Fig. 4.26 Espectro harmnico da tenso produzida com quinto harmnico.

A figura 4.27 exibe a tenso de sada aps a atuao do filtro ativo e a tenso que
produzida no capacitor srie. Pode-se perceber que a tenso no capacitor srie composta
predominantemente por uma componente de 300 Hz.

Fig. 4.27 Tenso de entrada, tenso de sada e tenso no capacitor srie (50V/div -
2,5ms/div).

Na figura 4.28 apresentado o espectro harmnico da tenso de sada.
139

Fig. 4.28 Espectro harmnico da tenso de sada.

Com a atuao do filtro ativo, a taxa de distoro harmnica, que era de 18,517%
caiu para 0,6%.
4.4 TABELA COMPARATIVA COM OS RESULTADOS OBTIDOS
A tabela 4.1 apresenta todos os resultados obtidos com o prottipo implementado.

Tabela 4.1 Resultados obtidos com o prottipo implementado.
ENSAIO CARACTERSTICA DA ONDA DE TENSO TDH SEM O FAS TDH COM O FAS
1
TENSO DA REDE ELTRICA - SEM CARGA E
SEM CONTROLE REPETITIVO
6,468% 3,877%
2
COM CONTROLE REPETITIVO - 1 CASO
6,568% 0,812%
3
COM CONTROLE REPETITIVO - 2 CASO
9,490% 0,986%
4
TENSO DA REDE ELTRICA - APLICANDO
CARGA RESISTIVA
7,430% 0,809%
5
ONDA COMPOSTA PELA COMPONENTE
FUNDAMENTAL E PEO 3 HARMNICO
24,590% 0,585%
6
ONDA COMPOSTA PELA COMPONENTE
FUNDAMENTAL E PELO 5 HARMNICO
18,517% 0,600%
140

4.5 CONCLUSO
Neste captulo foram apresentados os principais resultados obtidos com o prottipo
do filtro ativo srie.
A primeira parte apresenta o funcionamento do retificador dobrador de tenso e o os
sinais PWMs responsveis pelo acionamento do inversor.
Em seguida so mostrados os resultados adquiridos apenas com a malha feed-
forward, com as respectivas formas de onda e seus espectros harmnicos.
Na ltima etapa exposto o funcionamento do filtro ativo srie com a malha fechada
compensada por um controlador repetitivo. So exibidas as formas de onda da tenso antes e
depois da correo, bem como suas respectivas taxas de distoro harmnica, obtidas atravs
do espectro harmnico.

141

5 CONCLUSES GERAIS

No incio deste trabalho foi feito um estudo sobre harmnicos e os problemas por
eles causados, como a distoro da tenso. Foram levantados os possveis mtodos corretivos
e efetuou-se uma reviso a respeito dos filtros em geral (ativos e passivos, srie e paralelo,
hbridos e tambm os universais ou chamados condicionadores de energia), apresentando as
aplicaes de cada um e fazendo uma comparao entre os mesmos. Concluiu-se que os
filtros ativos srie so os que melhor respondem s necessidades de baixa distoro harmnica
de tenso.
Em seguida, iniciou-se a pesquisa da topologia a ser utilizada no prottipo do filtro
ativo srie, atravs do estudo dos tipos de inversores e, especificamente, do inversor meia
ponte, visto que o mesmo apresenta uma estrutura simples para a implementao do prottipo.
Tambm foi feita uma reviso a respeito da modulao PWM a ser utilizada para o
acionamento das chaves do inversor meia ponte, e tambm sobre o filtro de sada do inversor,
o qual foi definido como um filtro LC passa-baixas.
Para o controle digital do filtro foi escolhido o DSP 56F8013, da Freescale. Foi
realizada uma reviso sobre o DSP, apresentando suas principais caractersticas. Tambm foi
apresentada uma abordagem sobre controle, citando as vantagens do controle digital em
relao ao analgico.
Foram ento feitas simulaes da estrutura definida para o filtro ativo srie com o
auxlio de um software e os resultados foram satisfatrios.
No captulo 3 foi apresentado todo o projeto do prottipo: o desenvolvimento do
circuito, o dimensionamento dos componentes utilizados, a concepo do leiaute da placa, as
lgicas de controle implementadas, a configurao do programa do DSP e a montagem do
prottipo.
Aps a montagem do prottipo foram efetuados ensaios envolvendo principalmente a
comparao entre a taxa de distoro harmnica da tenso de entrada com a tenso da sada.
Os testes foram concebidos com carga resistiva, sendo esta composta por lmpadas
incandescentes.
Os resultados dos ensaios foram julgados satisfatrios, visto que sempre mostraram
uma taxa de distoro harmnica na sada abaixo de 1% com o controlador repetitivo
implementado. Logo, eles comprovam a eficcia da tcnica de filtragem ativa. Para cargas
142

susceptveis, um nvel de distoro harmnica de 2% a 3% tolervel, visto que essa
distoro provavelmente no ir prejudicar o funcionamento dessas cargas.
Para trabalhos futuros sugere-se o desenvolvimento de outros tipos de filtros ativos
(paralelo e universal); o aperfeioamento deste prottipo, com a possibilidade de seu
funcionamento tambm como regulador de tenso; estudos de outras topologias de filtro ativo
srie. Tambm se propem o desenvolvimento de outras lgicas de controle para o filtro ativo
srie, como a lgica fuzzy e redes neurais.
Uma dificuldade encontrada durante o projeto foi a de se simular situaes reais de
perturbaes na rede eltrica. Dessa forma, tambm se sugere o desenvolvimento de uma
bancada didtica simuladora de perturbaes na rede eltrica, como harmnicos,
chaveamentos de capacitores, afundamento de tenso, entre outros.

143

6 REFERNCIAS BIBLIOGRFICAS

AHMED, Ashfaq. Eletrnica de potncia. So Paulo: Prentice Hall, 2000.

ANDRADE, Bruno Gomes de. Contribuio ao controle e paralelismo de UPS.
2005. Dissertao (Mestrado em Energia Eltrica). Programa de Ps-Graduao em
Engenharia Eltrica, Universidade Federal de Minas Gerais.

BATSCHAUER, Alessandro Luiz. Projeto de reatores eletrnicos para lmpadas de
vapor de sdio de alta presso de 250W e 400W. 2002. Dissertao (Mestrado em
Energia Eltrica). rea de concentrao de Eletrnica de Potncia, Universidade
Federal de Santa Catarina. Disponvel em:
http://www.ivobarbi.com/dissertacoes/Dissertacao_Alessandro%20Batschauer.pdf.
Acessado em Abril de 2007.

BARBI, Ivo. Eletrnica de potncia. Florianpolis: Edio do Autor, 2002. 4 Edio.

CAMARGO, Robinson Figueiredo de. Contribuio ao estudo de filtros ativos de
potncia. 2002. Dissertao (Mestrado em Engenharia Eltrica). Programa de Ps-
Graduao em Engenharia Eltrica, Universidade Federal de Santa Maria.

CASTRUCCI, Plnio & SALES, Roberto Moura. Controle digital. So Paulo: Edgard
Blncher, 1990.

ERICKSON, Robert W. & MAKSIMOVIC, Dragan. Fundamentals of power
electronics, Massachusetts: Kluwer Academic Publishers, 2004.

FILGUEIRAS, Alexandre R. & de MOURA, Ailson P. Qualidade de tenso em uma
subestao conectada com um parque elico. 21 a 24 de agosto de 2005. VI Seminrio
Brasileiro sobre Qualidade da Energia Eltrica (SBQEE). Belm PA

144

FREESCALE. 56F8000 Peripheral reference manual. Rev. 2 10/2005. Disponvel em:
www.freescale.com. Acessado em: Maio de 2007.

FREESCALE. DSP56800E Reference manual. Rev. 2.16 11/2005. Disponvel em:

FREESCALE. DSP56F8013 Datasheet. Rev. 5 4/2006. Disponvel em:

KSTER, Kristie Kaminski. Projeto e implementao de um conversor boost
monofsico aplicado correo de fator de potncia controlado por processador
digital de sinais. 2006. Monografia de Projeto Final 2 (Graduao em Engenharia
Eltrica, nfase Eletrotcnica). Universidade Tecnolgica Federal do Paran UTFPR.

LINDEKE, Dirk, Projeto de um filtro ativo paralelo usando tcnica de controle
analgico e digital. 2003. Dissertao (Mestrado em Engenharia Eltrica). Programa de
Ps-Graduao em Engenharia Eltrica, Universidade Federal de Santa Catarina.

MORAIS, Lenin Martins Ferreira. Estudo, anlise e implementao de formas de
onda de tenso sintetizadas atravs de PWM, com estgio de ignio e de correo
de fator de potncia para reatores eletrnicos para lmpadas HPS. 2007. Tese
(Doutorado em Energia Eltrica). Programa de Ps-Graduao em Engenharia Eltrica,
Universidade Federal de Minas Gerais.

MARTINS, Denizar & Cruz BARBI, Ivo. Eletrnica de potncia: introduo ao estudo
dos conversores CC-CA. Florianpolis: Edio dos Autores, 2005.

MICHELS, Leandro; CAMARGO, Robinson F. de; BOTERRN, Fernando &
PINHEIRO, Roberto. Metodologia de projeto de filtros de segunda ordem para
inversores de tenso com modulao PWM digital. Revista Controle & Automao,
Maio e Junho 2005. Disponvel em:
http://www.scielo.br/pdf/ca/v16n2/a10v16n2.pdf.Acessado em Abril de 2007.

145

MICHELS, Leandro & GRUNDLING, Hilton A. Procedimento de projeto de
controladores repetitivos aplicados em inversores para fontes ininterruptas de
energia. Grupo de Eletrnica de Potncia e Controle (GEPOC), Universidade Federal
de Santa Maria.

NISE, Norman S. Engenharia de sistemas de controle. Rio de Janeiro: LTC, 2002. 3
Edio.

OGATA, Katsuhiko. Engenharia de controle moderno. Rio de Janeiro: LTC, 2000. 3
Edio.

POMILIO, Jos Antenor. Pr-reguladores de fator de potncia. 1995a. Apostila
Didtica. Disponvel em: http://www.dsce.fee.unicamp.br/~antenor/. Acessado em:
Maro de 2007.

POMILIO, Jos Antenor. Fontes chaveadas. 1995b. Apostila Didtica. Disponvel em:
http://www.dsce.fee.unicamp.br/%7Eantenor/fontchav.html Acessado em: Setembro de
2007.

POMILIO, Jos Antenor. Fator de potncia e distoro harmnica. 1997. Apostila
Didtica. Disponvel em: http://www.dsce.fee.unicamp.br/~antenor/. Acessado em:
Maro de 2007.

POMILIO, Jos Antenor. Eletrnica de potncia. Apostila Didtica. 2006. Disponvel
em: http://www.dsce.fee.unicamp.br/%7Eantenor/elpot.html. Acessado em: Abril de
2007.

RASHID, Muhammad H.. Eletrnica de potncia: circuitos, dispositivos e
aplicaes. Makron Books, 1999.

RIBEIRO, Enio Roberto. Filtros ativos srie para a compensao harmnica de
tenso. 2003. Tese (Doutorado em Engenharia Eltrica). Programa de Ps-Graduao
em Engenharia Eltrica, Universidade Federal de Santa Catarina.

146

RODRIGUES, Renato Paixo & SOUZA Jr., Jos Carlos de. Controlador digital de
Sinais: Famlia 56F800/E, baseado no MC56F8013 Microarquitetura e prtica. So
Paulo: rica, 2005.

SOUZA, Fabiana Pttker de. Correo do fator de potncia para instalaes de
baixa potncia empregando filtros ativos. 2000. Tese (Doutorado em Engenharia
Eltrica). Programa de Ps-Graduao em Engenharia Eltrica, Universidade Federal de
Santa Catarina. Acessado em: Abril de 2007.

URBANETZ, Jair Jr. Sistema trifsico de 10 KW com alto fator de potncia e
controle de luminosidade para um grupo de lmpadas fluorescentes. 2002.
Dissertao (Mestrado em Energia Eltrica). rea de concentrao de Eletrnica de
Potncia e Acionamento Eltrico, Universidade Federal de Santa Catarina. Disponvel
em: http://www.ivobarbi.com/dissertacoes/Dissertacao%20Jair.pdf. Acessado em:
Maro de 2007.

WATANABE, H. Edson; AFONSO, Joo L.; MARTINS, Jlio S. & AREDES,
Maurcio. Filtro ativo paralelo com controle digital de baixo custo. 12 a 17 de agosto
de 2001. VI Seminrio Brasileiro sobre Qualidade da Energia Eltrica (SBQEE). Porto
Alegre RS

147

7 APNDICES
7.1 APNDICE 1 ESQUEMTICO COMPLETO DO CIRCUITO
148

149

7.2 APNDICE 2 DATASHEET DO DIODO 1N5408

150

7.3 APNDICE 3 DATASHEET DO MOSFET IRF840

151

7.4 APNDICE 4 DATASHEET DO DISSIPADOR HS3512

Monografia Filtro Ativo 2007

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Monografia Filtro Ativo 2007

Enviado por

Direitos autorais:

Formatos disponíveis

UNIVERSIDADE TECNOLGICA FEDERAL DO PARAN

DEPARTAMENTO ACADMICO DE ELETROTCNICA

=1, a funo de transferncia

, fornecido pela folha de dados do componente escolhido (1N5408), de

Você também pode gostar