Escolar Documentos
Profissional Documentos
Cultura Documentos
Microcontrolador 8051
Elaborado por:
Flavio Eduardo de Moraes
INTRODUO AO 8051
F.E.M
INTRODUO
Com o avano da tecnologia e a utilizao da
eletrnica digital, o emprego de Microcontroladores
vm sendo muito requisitado para um melhor
desenvolvimento
dos
produtos
em
diversos
segmentos.
INTRODUO AO 8051
F.E.M
05/03/2012
VISO HISTRICA
Em
1970,
comearam
a
ser
utilizados
microprocessadores (intel 4004) em computadores
para uma maior eficincia no processamento de
dados. O microprocessador Intel foi um dos
precursores e, a partir da, houve uma preocupao
em melhorar cada vez mais o sistema de
processamento
de
dados
atravs
desses
componentes.
INTRODUO AO 8051
F.E.M
APLICAES
Segurana - Alarmes, Portes Eletrnicos, Controle de Acesso.
Informtica - Estabilizadores e No-Breaks, Controladores de
Mouse e Teclado.
Automobilsticas - Injeo Eletrnica, Freios ABS, Air Bag.
Telecomunicaes - Identificadores de Chamadas, Conexo de
Equipamentos (Via modem e internet), Interface Homem-Mquina.
Indstria - Sistemas de Controle de Processos, Controle de
Motores, Robtica e Interface Homem-Mquina.
Automao
Inteligentes.
predial
Controle
de
INTRODUO AO 8051
F.E.M
Acesso,
Interruptores
4
05/03/2012
DEFINIO DE
MICROPROCESSADOR
O microprocessador a CPU (Central Processing Unit) um componente
eletrnico responsvel por executar tarefas de acordo com um
programa armazenado em uma unidade EXTERNA de memria.
Microprocessadores no possuem perifricos de armazenamento ou de
E/S integrados no chip, possuem somente o necessrio ao
processamento dos dados (como clculos e pelo controle das aes
dos componentes do sistema).
Um processador capaz de trabalhar com dados sempre com um
tamanho (em bits) especfico. Esse tamanho definido pelo
fabricante no projeto da pastilha microeletrnica.
Os tamanhos existentes atualmente so: 8, 16, 32 e 64 bits.
INTRODUO AO 8051
F.E.M
DEFINIO DE
MICROPROCESSADOR
Exemplos:
Zilog Z-80 - 8 bits (usado essencialmente na dcada de 1980)
Intel 8086 - 16 bits (usado de meados de 1980 a meados de 1990)
Texas ARM Cortex A8 - 32 bits (processador voltado a sistemas
embarcados: alto desempenho com baixo consumo de energia)
INTRODUO AO 8051
F.E.M
05/03/2012
DEFINIO DE
MICROPROCESSADOR
MICROPROCESSADOR
RECURSOS
EXTERNOS
Unidade De Controle
ULA
Unidade Lgica
Aritmtica
REGISTRADORES
INTRODUO AO 8051
F.E.M
C.P.U INTERNAMENTE
A CPU formada por registradores, contador de programa,
registrador de Instrues, unidade de decodificao, ULA,
acumulador, unidade de controle.
REGISTRADORES
Sevem para armazenamento temporrio das informaes de
utilidade interna ou externa CPU. O sinal de porta I/O pode ser
lido diretamente no registrador equivalente, cujo contedo um
reflexo do que h na entrada fsica da porta.
PROGRAM COUTER (CONTADOR DE PROGRAMA)
Serve para enderear aproxima instruo a ser lida pelo
microprocessador.
INTRODUO AO 8051
F.E.M
05/03/2012
C.P.U INTERNAMENTE
INSTRUCTION REGISTER (REGISTRADOR DE INSTRUES)
o local para onde se dirige o cdigo de instruo que foi retirada da
ROM por meio do endereo dado pelo PC.
DECODE UNIT (UNIDADE DECODIFICADORA)
Local em que a instruo decodificada.
ARITHMETIC LOGIC UNIT (UNIDADE LGICA E ARITMTICA ULA)
o local em que so realizadas operaes lgicas.
CONTROL UNIT (UNIDADE DE CONTROLE)
Processa o controle de fluxo das informaes a fim de realizar a
INTRODUO AO 8051
instruo recebida.
9
F.E.M
MICROPROCESSADOR MAIS OS
PERIFRICOS
O microprocessador limita-se apenas a efetuar clculos que so
recolhidos e destinados aos recursos externos a este.
Assim para ter um sistema completo necessrio outros recursos
como RAM, ROM , PORTA PARALELA E SERIAL,TIMERS e
outros.
RECURSOS EXTERNOS
INTRODUO AO 8051
F.E.M
10
05/03/2012
Barramento
de endereo
MICROPROCESSADOR MAIS OS
PERIFRICOS
Barramento
de controle
Barramento
de dados
11
INTRODUO AO 8051
F.E.M
MICROPROCESSADOR MAIS OS
PERIFRICOS
Para que o microprocessador possa comunicar com os perifricos
externos, so necessrios a utilizaes das vias de acesso como:
-Barramento de Endereos, Controle Auxiliar, dados
Circuitos perifricos tpicos: reset, oscilador, gerenciador de
memria, interfaces (SATA, PATA, DVI, HDMI, UART, I2C, SPI,
etc)
INTRODUO AO 8051
F.E.M
12
05/03/2012
MICROPROCESSADOR MAIS OS
PERIFRICOS
Vias de controle de endereos
Serve para o microprocessador selecionar com qual posio de
memria ou perifricos deseja se comunicar.
Vias de controle auxiliar
Vias de controle selecionar com qual perifrico a CPU vai
selecionar (RAM,ROM, interfaces).
Vias de I/O
Por onde so recebidos os sinais de entrada (como por exemplos
chaves em configurao pull-up ou pull-down)ou enviar sinais de
sadas para acionamentosINTRODUO
de perifricos
de sadas (com drivers
AO 8051
13
F.E.M
de potncia como reles ou transistores).
MICROPROCESSADOR MAIS OS
PERIFRICOS
Oscilador
05/03/2012
FUNCIONAMENTO DA CPU
1-O endereo do PC posto na via de endereos (que
o endereo desta prxima instruo a ser lida).
INTRODUO AO 8051
F.E.M
15
FUNCIONAMENTO DA CPU
2-O sinal de controle da ROM ativado.
INTRODUO AO 8051
F.E.M
16
05/03/2012
FUNCIONAMENTO DA CPU
3-A instruo lida na ROM, no endereo dado pelo
program couter (no caso no endereo N) e lida pela
via de dados. Esses trs passos so chamados ciclo de
busca ou fetch.
INTRODUO AO 8051
F.E.M
17
FUNCIOAMENTO DA CPU
4-A instruo carregada e armazenada no Registrador
de Instrues (IR) e decodificada pela Unidade de
Decodificao da instruo.
INTRODUO AO 8051
F.E.M
18
05/03/2012
FUNCIONAMENTO DA CPU
5-O PC incrementado para ler a prxima instruo
(apontar para N+1).
INTRODUO AO 8051
F.E.M
19
FUNCIONAMENTO DA CPU
6-Inicia novo ciclo, auxiliado pela a Unidade de Controle
e pelos registradores, decodificado pela Unidade de
Decodificao executado pela ULA.
INTRODUO AO 8051
F.E.M
20
10
05/03/2012
ARQUITETURA HARVARD
21
ARQUITETURA HARVARD
INTRODUO AO 8051
F.E.M
22
11
05/03/2012
ARQUITETURA HARVARD
INTRODUO AO 8051
F.E.M
23
CISC
Complex Instruction Set Computer, (Computador com um
Conjunto Complexo de Instrues).
Caracterizao das Arquiteturas CISC:
Conjunto complexo de instrues ( MAIS 100 Instrues)
Diversos formatos de instrues
Operando sempre em registros ou memria
Ciclo mquina maior e varivel
INTRODUO AO 8051
F.E.M
24
12
05/03/2012
RISC
Reduced Instruction Set Computer(Computador com um
Conjunto Reduzido de Instrues ).
Caracterizao das Arquiteturas RISC:
Conjunto reduzido e simples de instrues (35 instrues)
Formatos simples e regulares de instrues
Operando sempre em registros
Modos simples de endereamento memria
Uma operao elementar por
ciclo mquina
INTRODUO AO 8051
25
F.E.M
EXERCICIOS
PERIFRICOS
COMUNS
AOS
13
05/03/2012
SISTEMAS COMPUTACIONAIS
27
SISTEMAS COMPUTACIONAIS
INTRODUO AO 8051
F.E.M
28
14
05/03/2012
SISTEMAS COMPUTACIONAIS
INTRODUO AO 8051
F.E.M
29
SISTEMAS COMPUTACIONAIS
RESUMO
Microprocessador - somente a CPU
Microcomputador - CPU + perifricos externos
Microcontrolador - CPU + perifricos internos
integrados (computador de um chip s)
INTRODUO AO 8051
F.E.M
30
15
05/03/2012
DEFINIO DE MICROCONTROLADOR
INTRODUO AO 8051
F.E.M
31
DIAGRAMA DE BLOCOS DE UM
MICROCONTROLADOR
Conversor
A/D
Oscilador
Serial TX e
RX
CPU
Timer
Microprocessador
Porta de
Sada
INTRODUO AO 8051
F.E.M
Memria
RAM
Memria
ROM
Porta de
Entrada
32
16
05/03/2012
Ncleo de um Microcontrolador
33
O MICROCONTROLADOR 8051
Arquitetura bsica
SERIAL
INT 0/1
TIMER 0/1
TIMER 0
CONTROLE
DE
INTERRUPO
ROM
RAM
CONTROLE
DE
BARRAMENTO
I/O
TIMER 1
CPU
OSCILADOR
WR
SERIAL
TXD
RD
P0
P1
ENDEREO/DADO
INTRODUO AO 8051
F.E.M
P2
RXD
P3
34
17
05/03/2012
CPU
CPU - Central Processing Unit
( Unidade Central de Processamento)
Principal parte do microcontrolador pois nele que
feito o controle das vias, acesso aos perifricos internos,
e operaes lgicas e aritmticas.
Sempre segue as diretivas gravadas na memria ROM
(ou suas derivaes).
INTRODUO AO 8051
F.E.M
35
ROM
ROM READ ONLY MEMORY ( Memria Apenas de Leitura)
18
05/03/2012
DERIVAES DA ROM
PROM : Programmable Read-Only
(memria programvel s de leitura).
Memory,
ou
DERIVAES DA ROM
EPROM :Erasable Programmable Read-Only Memory (
memria programvel apagvel somente de leitura).
Memria que mantm seus dados quando a energia
desligada, seu processo de gravao atravs de um
gravador de EPROM. Uma vez programado, uma
EPROM pode ser apagada apenas por exposio a luz
ultravioleta (em mdia 30 minutos).
INTRODUO AO 8051
F.E.M
38
19
05/03/2012
DERIVAES DA ROM
EEPROM: Electrically-Erasable Programmable Read-Only
Memory ou Memria programavl apagavel eletricamente)
Pode ser programada e apagada vrias vezes, eletricamente.
Entretanto a maioria das memrias EEPROM faz o apagamento
do contedo do endereo automaticamente antes da gravao.
As EEPROM necessitam de maior rea que as memrias flash,
porque cada clula geralmente necessita de um transistor de
leitura e outro de escrita, ao passo que as clulas da memria
flash s necessitam de um.
INTRODUO AO 8051
F.E.M
39
DERIVAES DA ROM
FLASH MEMORY: um tipo de memria do tipo
EEPROM, mas semelhante a Memria RAM, permitindo
que mltiplos endereos sejam apagados ou escritos
numa s operao. preserva o seu contedo sem a
necessidade de fonte de alimentao.
Memria flash do tipo no voltil (no precisa de
energia
para
manter
as
informaes
armazenadas).Esse tipo de memria oferece um tempo
de acesso rpido.
Possui grande capacidade de armazenamento.
INTRODUO AO 8051
F.E.M
40
20
05/03/2012
RAM
RAM RANDOM ACCES MEMORY (Memria de Acesso
Aleatrio)
Memria de armazenamento temporrio de informaes , onde os
dados so carregados apenas por acesso imediato, como valor
da leitura de dados externos ou auxilio em operaes aritmticas.
nessa regio de memria que se encontram os dados dos
registradores internos e os estados dos ports.
Essa memria perde informaes caso seja dado um reset na
mquina.
CONHECIDA TAMBM COMO MEMRIA DE DADOS
INTRODUO AO 8051
F.E.M
41
INPUT/OUTPUT (I/O)
Para que um sistema possa fazer uma aplicao prtica
necessrio que ele comunique-se com o exterior.
Esses dispositivos denominam-se dispositivos de
ENTRADA (IN) e SADA (OUT). So nos I/O que
podemos fazer uma comunicao com uma memria
externa, acionamentos (led, transistores,rele outros),
leitura de botes e sensores.
No caso em um 8051 cada port independente de ser
entrada ou saida, formado por 8 bits (o port P2 possui
8 bits, identificados por P2.0 a P2.7).
INTRODUO AO 8051
F.E.M
42
21
05/03/2012
OSCILADOR
um componente externo responsvel por gerar pulsos
de clock para execuo sincronizada de qualquer
atividade interna ou externa a mquina.
O 8051 no possui um clock interno e sendo assim deve
ser colocado um cristal, conforme a figura abaixo
43
CONTROLE DE BARRAMENTOS
responsvel pelo acionamento dos pinos que
controlam
direcionamento
dos
dados
44
22
05/03/2012
SERIAL
SO PINOS QUE SERVEM COMO COMUNICAO COM
OUTROS
PERIFRICOS
EXTERNOS
AO
MICROCONTROLADOR DE FORMA SERIAL ATRAVS DO
PROTOCOLO DE COMUNICAO RS 232 (comunicao
entre UART).
A DISTNCIAS SUPERIORES A 0,5m DEVE-SE ASSOCIAR UM
CI MAXIM 232 PARA MAIOR ALCANCE.
O Driver UART o MAX232, PARA SISTEMAS ALIMENTAS COM
5V, OU MAX3232, PARA SISTEMAS ALIMENTADOS COM 3,3V).
POR ESSA INTERFACE POSSIVEL FAZER UM
MICROCONTROLADOR
COMUNICAR
COM
OUTRO
MICROCONTROLADOR, PC, MODEM, MODULO GPS.
INTRODUO AO 8051
F.E.M
45
TIMERS/COUNTERS
So dispositivos que fazem contagem de tempo ou
incremeto. Os TIMERS so mais precisos para poder
fazer uma contagem de tempo do que se fazer via
programa.
Os
COUTER
realizam
contagens
de
INTRODUO AO 8051
F.E.M
46
23
05/03/2012
CONTROLE DE INTERRUPO
Permite
interromper
execuo
normal
de
um
ser
pelos
pinos
de
interrupo,
INTRODUO AO 8051
F.E.M
47
EXERCICIOS
8-DEFINA MICROPROCESSADOR
9-DEFINA MICROCOMPUTADOR
10-DEFINA MICROCONTROLADOR
11-COM BASE NAS SUAS RESPOSTAS ANTERIORES, QUAIS SO AS
DIFERENAS ENTRE MICROPROCESSADOR E MICROCOMPUTADOR.
12-DESENHE OS BLOCOS QUE COMPE A ARQUITETURA DE UM
MICROCONTROLADOR
13-Descreva as sobre as principais partes que compe a arquitetura bsica de
um 8051.
a)CPU
e)Oscilador
i)controle de interrupo
b)ROM
f)serial
C)RAM
g)Controle de barramentos
D)I/O
h)TIMERS/COUTERS
INTRODUO AO 8051
F.E.M
48
24
05/03/2012
8051 BSICO
-Microcontrolador de 8 bits (processa dados com 8 bits)
-RAM interna de uso geral de 128Bytes e 128Bytes
correspondentes aos registradores especiais.
-ROM de at 64kB (tpico de 8kB)
-4 ports de I/O
-2 Timers de 16 bits
-1 Interface serial
-Ciclos tpicos de instruo de 1 a 2us a 12MHz
Entradas de interrupo externa
-Capacidade de 64kB de endereamento de ROM
-Capacidade de 64kB de endereamento de RAM
OBS: O modelo de microcontrolador SEMPRE deve atender
as necessidades do projeto!
INTRODUO AO 8051
F.E.M
49
PINAGEM 8051
PORTA 1
PORTA 3
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
(RXD) P3.0
(TXD) P3.1
(INT0) P3.2
(INT1) P3.3
(T0) P3.4
(T1) P3.5
(WR) P3.6
(RD) P3.7
XTAL2
XTAL1
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VCC
P0.0 (AD0)
P0.1 (AD1)
P0.2 (AD2)
P0.3 (AD3)
P0.4 (AD4)
P0.5 (AD5)
P0.6 (AD6)
P0.7 (AD7)
EA
ALE
PSEN
P2.7 (A15)
P2.6 (A14)
P2.5 (A13)
P2.4 (A12)
P2.3 (A11)
P2.2 (A10)
P2.1 (A9)
P2.0 (A8)
INTRODUO AO 8051
F.E.M
PORTA 0
PORTA 2
50
25
05/03/2012
AT 89S8253
AT89S52
INTRODUO AO 8051
F.E.M
AT 89S8253
-Compatvel com produtos MCS51.
-12kBytes de memria FLASH de
programa.
-Interface de comunicao para
gravao do tipo SPI.
-2kByte de memria EEPROM de
dados.
-Tenso de operao entre 2,7 a
5,5V.
-1 Interface serial.
-3 contadores/temporizadores de
16bits.
-co de guarda programvel.
-4 nveis de prioridade em
interrupo
51
AT89S8252
-Compatvel com produtos MCS51.
-8kBytes de memria FLASH de
programa.
-Interface de comunicao para
gravao do tipo SPI.
-2kByte de memria EEPROM de
dados.
-Tenso de operao entre 4 a 6V.
-1 Interface serial.
-co de guarda programvel.
-
INTRODUO AO 8051
F.E.M
52
26
05/03/2012
AT 89S8253
VCC e GND Alimentao do Chip
RST Disparador do chip quando quer iniciar
adequadamente sua funo.
XTAL1 E XTAL2 Entrada dos pulsos de Clock
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
(RXD) P3.0
(TXD) P3.1
(INT0) P3.2
(INT1) P3.3
(T0) P3.4
(T1) P3.5
(WR) P3.6
(RD) P3.7
XTAL2
XTAL1
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VCC
P0.0 (AD0)
P0.1 (AD1)
P0.2 (AD2)
P0.3 (AD3)
P0.4 (AD4)
P0.5 (AD5)
P0.6 (AD6)
P0.7 (AD7)
EA
ALE
PSEN
P2.7 (A15)
P2.6 (A14)
P2.5 (A13)
P2.4 (A12)
P2.3 (A11)
P2.2 (A10)
P2.1 (A9)
P2.0 (A8)
SINAIS VITAIS
INTRODUO AO 8051
F.E.M
53
PORT P0
PORT P0
utilizado como um PORT de uso geral (I/O)
desde que no esteja sendo usado por
nenhuma memria externa.
Pode ser utilizado esse PORT como um
barramento
multiplexados
no
tempo
(barramento de endereos ou barramento de
dados) de 8 vias para memrias RAM ou
ROM
externas.Nesta
configurao
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
(RXD) P3.0
(TXD) P3.1
(INT0) P3.2
(INT1) P3.3
(T0) P3.4
(T1) P3.5
(WR) P3.6
(RD) P3.7
XTAL2
XTAL1
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VCC
P0.0 (AD0)
P0.1 (AD1)
P0.2 (AD2)
P0.3 (AD3)
P0.4 (AD4)
P0.5 (AD5)
P0.6 (AD6)
P0.7 (AD7)
EA
ALE
PSEN
P2.7 (A15)
P2.6 (A14)
P2.5 (A13)
P2.4 (A12)
P2.3 (A11)
P2.2 (A10)
P2.1 (A9)
P2.0 (A8)
SINAIS VITAIS
54
27
05/03/2012
PORT P1
PORT P1
utilizado como um PORT de uso geral (I/O).
Os
pinos
responsveis
P1.5,
P1.6,
P1.7
pela
so
gravao
pinos
do
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
(RXD) P3.0
(TXD) P3.1
(INT0) P3.2
(INT1) P3.3
(T0) P3.4
(T1) P3.5
(WR) P3.6
(RD) P3.7
XTAL2
XTAL1
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VCC
P0.0 (AD0)
P0.1 (AD1)
P0.2 (AD2)
P0.3 (AD3)
P0.4 (AD4)
P0.5 (AD5)
P0.6 (AD6)
P0.7 (AD7)
EA
ALE
PSEN
P2.7 (A15)
P2.6 (A14)
P2.5 (A13)
P2.4 (A12)
P2.3 (A11)
P2.2 (A10)
P2.1 (A9)
P2.0 (A8)
o SPI onde:
P1.5: MOSI Master out Slave In
SINAIS VITAIS
INTRODUO AO 8051
F.E.M
55
28
05/03/2012
CARACTERSTICAS SPI
Sinais de dados: MOSI (Master data Output, Slave data Input) e MISO
(Master data Input, Slave data Output) so responsveis pela transferncia de
dados entre o master e o slave.
Sinais de controle: SCLK (Serial Clock) e /SS (Slave Select).
INTRODUO AO 8051
F.E.M
57
PORT P2
PORT P2
utilizado como um PORT de uso geral (I/O).
Ao acessar uma memria externa, utiliza-se
esse port para formao do endereo de 16
bits (8bits do PORT P0 da parte alta mais 8
bits do PORT P2 da parte baixa ).
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
(RXD) P3.0
(TXD) P3.1
(INT0) P3.2
(INT1) P3.3
(T0) P3.4
(T1) P3.5
(WR) P3.6
(RD) P3.7
XTAL2
XTAL1
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VCC
P0.0 (AD0)
P0.1 (AD1)
P0.2 (AD2)
P0.3 (AD3)
P0.4 (AD4)
P0.5 (AD5)
P0.6 (AD6)
P0.7 (AD7)
EA
ALE
PSEN
P2.7 (A15)
P2.6 (A14)
P2.5 (A13)
P2.4 (A12)
P2.3 (A11)
P2.2 (A10)
P2.1 (A9)
P2.0 (A8)
SINAIS VITAIS
INTRODUO AO 8051
F.E.M
58
29
05/03/2012
DPH
DPL
DPH: 8 bits que faz a parte alta do Quando for acessar os dados o
endereo.
LATCH fica desabilitado.
DPL: 8 bits que faz a parte baixa do O controle feito pelo pino LE
endereo.
O LATCH serve para permitir o
acesso de endereo da memria
INTRODUO AO 8051
F.E.M
externa.
59
PORT P3
Esse PORT tem
controle e I/O.
pinos
especficos
de
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
(RXD) P3.0
(TXD) P3.1
(INT0) P3.2
(INT1) P3.3
(T0) P3.4
(T1) P3.5
(WR) P3.6
(RD) P3.7
XTAL2
XTAL1
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VCC
P0.0 (AD0)
P0.1 (AD1)
P0.2 (AD2)
P0.3 (AD3)
P0.4 (AD4)
P0.5 (AD5)
P0.6 (AD6)
P0.7 (AD7)
EA
ALE
PSEN
P2.7 (A15)
P2.6 (A14)
P2.5 (A13)
P2.4 (A12)
P2.3 (A11)
P2.2 (A10)
P2.1 (A9)
P2.0 (A8)
SINAIS VITAIS
60
30
05/03/2012
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
(RXD) P3.0
(TXD) P3.1
(INT0) P3.2
(INT1) P3.3
(T0) P3.4
(T1) P3.5
(WR) P3.6
(RD) P3.7
XTAL2
XTAL1
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VCC
P0.0 (AD0)
P0.1 (AD1)
P0.2 (AD2)
P0.3 (AD3)
P0.4 (AD4)
P0.5 (AD5)
P0.6 (AD6)
P0.7 (AD7)
EA
ALE
PSEN
P2.7 (A15)
P2.6 (A14)
P2.5 (A13)
P2.4 (A12)
P2.3 (A11)
P2.2 (A10)
P2.1 (A9)
P2.0 (A8)
CONTROLE
61
EXERCICIOS
31